一种芯片测试方法、装置和系统制造方法及图纸

技术编号:37670472 阅读:23 留言:0更新日期:2023-05-26 04:31
本申请公开了一种芯片测试方法、装置和系统,所述芯片测试方法通过总线协议库将测试程序进行协议化,协议化后的测试程序满足待测芯片的总线协议的传输要求,使得测试程序可以通过总线接口传输到待测芯片中,不需要额外占用待测芯片其他的IO口作为测试模式引脚,节约了芯片宝贵的管脚资源。进一步地,降低了ATE平台测试单颗芯片所需的通道资源,使得ATE平台可以同时测试更多的芯片,实现最大化site并行测试,大大降低了测试成本。大大降低了测试成本。大大降低了测试成本。

【技术实现步骤摘要】
一种芯片测试方法、装置和系统


[0001]本申请涉及芯片测试领域,具体涉及一种芯片测试方法、装置和系统。

技术介绍

[0002]一款芯片的成本,影响着产品的竞争力,在芯片面积一定的情况下,需要尽量降低测试成本。降低芯片测试成本的方法有两种:一是降低每个芯片的测试时间;二是增加同时测试芯片的数量(可同时测试的芯片数量由测试设备的通道数决定)。即,测试的芯片数目越多、速度越快,测试成本就越低。但是,目前的芯片测试方法在设计测试模式时,仍需要额外占用过多普通功能的IO口作为测试模式引脚,使得测试设备无法节约通道资源,降低了同时可以进行测试的芯片的数量,而且过多的IO口占用对小封装芯片来说也很不友好。

技术实现思路

[0003]本申请提供了一种芯片测试方法、装置和系统,具体技术方案如下:一种芯片测试方法,所述测试方法具体包括:基于待测芯片的总线协议以及总线协议库,上位机将测试程序进行协议化,得到协议化后的测试程序,然后将协议化后的测试程序转化成可以在当前ATE平台上运行的测试程序,并通过ATE平台将ATE平台处理后的测试程序传输给待测芯片以进行芯片测试;其中,协议化后的测试程序满足待测芯片的总线协议的传输要求,待测芯片通过总线接口接收ATE平台处理后的测试程序。
[0004]进一步地,所述总线协议库包括SWD协议化函数,当所述总线协议是SWD协议时,所述总线接口为SW

DP接口,所述SW

DP接口包括SWDIO管脚和SWDCLK管脚,所述待测芯片通过SWDIO管脚和SWDCLK管脚接收ATE平台处理后的测试程序。
[0005]进一步地,所述上位机将测试程序进行协议化,得到协议化后的测试程序的方法具体包括:上位机检测待测芯片的总线协议,向待测芯片发送读写请求,如果芯片返回预设的电平信号,则判定待测芯片使用的是SWD协议,然后上位机在测试程序中插入帧头帧尾,得到协议化后的测试程序;其中,所述帧头帧尾使得测试程序满足SWD协议的传输要求。
[0006]进一步地,所述帧头具体包括:复位待测芯片;控制待测芯片进入调试模式;写测试程序到待测芯片的寄存器或存储器;所述帧尾具体包括:设置程序执行指针,释放复位,使得待测芯片从寄存器或存储器中执行测试程序。
[0007]进一步地,所述总线协议库包括IIC协议化函数,当所述总线协议是IIC协议时,所述总线接口为IIC接口,所述IIC接口包括SDA管脚和SCLK管脚,所述待测芯片通过SDA管脚和SCLK管脚接收ATE平台处理后的测试程序。
[0008]进一步地,所述上位机将测试程序进行协议化,得到协议化后的测试程序的方法具体包括:上位机检测待测芯片的总线协议,向待测芯片发送读写请求,如果芯片返回低电平的ACK信号,则判定待测芯片使用的是IIC协议,然后上位机在测试程序中插入帧头帧尾,得到协议化后的测试程序;其中,所述帧头帧尾使得测试程序满足IIC协议的传输要求。
[0009]进一步地,所述帧头具体包括:产生IIC协议开始信号;指定待测芯片的地址帧和
访问的寄存器或存储器的地址帧;写测试程序到待测芯片的寄存器或存储器;所述帧尾具体包括:产生IIC协议结束信号;预设时间后,依次发送下电信号和上电信号至待测芯片,使得待测芯片从寄存器或存储器中执行测试程序。
[0010]一种芯片测试装置,所述装置用于实现所述的芯片测试方法,所述装置包括:ATE平台,跟待测芯片连接,用于将满足待测芯片总线协议传输要求的测试程序传输给待测芯片;待测芯片,通过总线接口接收ATE平台处理后的测试程序。
[0011]进一步地,所述总线协议库包括SWD协议化函数,当所述总线协议是SWD协议时,所述总线接口为SW

DP接口,所述SW

DP接口包括SWDIO管脚和SWDCLK管脚,所述待测芯片通过SWDIO管脚和SWDCLK管脚跟ATE平台的数字通道连接。
[0012]进一步地,所述待测芯片还包括复位管脚,所述复位管脚跟ATE平台的数字通道连接,用于控制待测芯片执行测试。
[0013]进一步地,所述总线协议库包括IIC协议化函数,当所述总线协议是IIC协议时,所述总线接口为IIC接口,所述IIC接口包括SDA管脚和SCLK管脚,所述待测芯片通过SDA管脚和SCLK管脚跟ATE平台的数字通道连接。
[0014]进一步地,所述ATE平台包括若干个可自由定义的数字通道,所述数字通道跟待测芯片的总线接口连接,所述ATE平台可以通过所述数字通道同时跟具有不同总线接口的待测芯片连接。
[0015]一种芯片测试系统,所述系统包括所述的芯片测试装置,所述系统还包括跟ATE平台连接的上位机,所述上位机包括总线协议库,所述总线协议库用于将测试程序进行协议化,协议化后的测试程序满足待测芯片的总线协议的传输要求。
[0016]本申请所述的芯片测试方法,通过总线协议库将测试程序进行协议化,协议化后的测试程序满足待测芯片的总线协议的传输要求,使得测试程序可以通过总线接口传输到待测芯片中,不需要额外占用待测芯片其他的IO口作为测试模式引脚,节约了芯片宝贵的管脚资源。进一步地,降低了ATE平台测试单颗芯片所需的通道资源,使得ATE平台可以同时测试更多的芯片,实现最大化site并行测试,大大降低了测试成本。
附图说明
[0017]图1为本申请一种实施例所述芯片测试方法的流程示意图。
[0018]图2为本申请一种实施例所述芯片测试装置示意图。
[0019]图3为本申请一种实施例所述待测芯片的总线接口为SW

DP接口的测试装置的示意图。
[0020]图4为本申请一种实施例所述芯片测试系统示意图。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图,对本专利技术实施例中的技术方案进行详细描述。应当理解,下面所描述的具体实施例仅用于解释本专利技术,并不用于限定本专利技术。
[0022]在下面的描述中,给出具体细节以提供对实施例的透彻理解。然而,本领域的普通技术人员将理解,可以在没有这些具体细节的情况下实施实施例。例如,电路可以在框图中显示,以便不在不必要的细节中使实施例模糊。在其他情况下,为了不混淆实施例,可以不
详细显示公知的电路、结构和技术。
[0023]在本说明书的描述中,参考术语“一个实施例”、
ꢀ“
一些实施例”、
ꢀ“
示例”、
ꢀ“
具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本专利技术的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0024]一款芯片的成本,影响着产品的竞争力,在芯片面积一定的情况下,需要尽量降低测试成本。降低芯片测试成本的方法有两种:一本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法,其特征在于,所述测试方法具体包括:基于待测芯片的总线协议以及总线协议库,上位机将测试程序进行协议化,得到协议化后的测试程序,然后将协议化后的测试程序转化成可以在当前ATE平台上运行的测试程序,并通过ATE平台将ATE平台处理后的测试程序传输给待测芯片以进行芯片测试;其中,协议化后的测试程序满足待测芯片的总线协议的传输要求,待测芯片通过总线接口接收ATE平台处理后的测试程序。2.根据权利要求1所述的一种芯片测试方法,其特征在于,所述总线协议库包括SWD协议化函数,当所述总线协议是SWD协议时,所述总线接口为SW

DP接口,所述SW

DP接口包括SWDIO管脚和SWDCLK管脚,所述待测芯片通过SWDIO管脚和SWDCLK管脚接收ATE平台处理后的测试程序。3.根据权利要求2所述的一种芯片测试方法,其特征在于,所述上位机将测试程序进行协议化,得到协议化后的测试程序的方法具体包括:上位机检测待测芯片的总线协议,向待测芯片发送读写请求,如果芯片返回预设的电平信号,则判定待测芯片使用的是SWD协议,然后上位机在测试程序中插入帧头帧尾,得到协议化后的测试程序;其中,所述帧头帧尾使得测试程序满足SWD协议的传输要求。4.根据权利要求3所述的一种芯片测试方法,其特征在于,所述帧头具体包括:复位待测芯片;控制待测芯片进入调试模式;写测试程序到待测芯片的寄存器或存储器;所述帧尾具体包括:设置程序执行指针,释放复位,使得待测芯片从寄存器或存储器中执行测试程序。5.根据权利要求1所述的一种芯片测试方法,其特征在于,所述总线协议库包括IIC协议化函数,当所述总线协议是IIC协议时,所述总线接口为IIC接口,所述IIC接口包括SDA管脚和SCLK管脚,所述待测芯片通过SDA管脚和SCLK管脚接收ATE平台处理后的测试程序。6.根据权利要求5所述的一种芯片测试方法,其特征在于,所述上位机将测试程序进行协议化,得到协议化后的测试程序的方法具体包括:上位机检测待测芯片的总线协议,向待测芯片发送读写请求,如果芯片返回低电平的ACK信号,则判定待测芯片使用的是IIC协议,然后上位机在测试程序中插入帧头帧尾,得到协议化后的测试程序;其中,所述...

【专利技术属性】
技术研发人员:梁永元黄明强
申请(专利权)人:珠海一微半导体股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1