具有再分布结构的半导体封装件制造技术

一种半导体封装件包括再分布结构和至少一个半导体芯片，所述再分布结构包括：堆叠的多个再分布绝缘层、位于所述多个再分布绝缘层的上表面和下表面上并且构成处于彼此不同的垂直高度处的多个分布层的多个再分布线路图案以及穿过所述多个再分布绝缘层中的至少一个再分布绝缘层并且连接到所述多个再分布线路图案中的一些再分布线路图案的多个再分布通路，所述至少一个半导体芯片位于所述再分布结构上并且电连接到所述多个再分布线路图案和所述多个再分布通路。和所述多个再分布通路。和所述多个再分布通路。

【技术实现步骤摘要】
具有再分布结构的半导体封装件
[0001]相关申请的交叉引用
[0002]本申请基于并要求于2021年11月16日在韩国知识产权局提交的韩国专利申请No.10
‑
2021
‑
0158039的优先权，其公开内容以引用方式全文并入本文。


[0003]本专利技术构思涉及一种半导体封装件，更具体地，涉及一种具有再分布结构的半导体封装件。

技术介绍

[0004]响应于电子产业的快速发展和用户的需求，电子设备正在变得更加小型化和多功能化并且具有更大容量，因此需要高度集成的半导体芯片。因此，正在开发具有代替印刷电路板的再分布层或代替硅中介体的诸如再分布中介体的再分布结构的半导体封装件，以用于具有数目增加的输入/输出(I/O)连接端子的高度集成的半导体芯片。

技术实现思路

[0005]本专利技术构思提供了具有能够为高度集成的半导体芯片实现精细图案的再分布结构的半导体封装件。
[0006]本专利技术构思提供如下的半导体封装件。
[0007]根据本专利技术构思的一方面，提供了一种半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装件，所述半导体封装件包括：再分布结构，所述再分布结构包括堆叠的多个再分布绝缘层以及处于彼此不同的垂直高度处的多个分布层，所述多个分布层包括位于所述多个再分布绝缘层的上表面和下表面上的多个再分布线路图案，所述再分布结构还包括多个再分布通路，所述多个再分布通路穿过所述多个再分布绝缘层中的至少一个再分布绝缘层并且连接到所述多个再分布线路图案中的一些再分布线路图案；以及至少一个半导体芯片，所述至少一个半导体芯片位于所述再分布结构上并且电连接到所述多个再分布线路图案和所述多个再分布通路，其中，所述多个再分布线路图案包括位于所述多个分布层中的第一分布层上的多个上再分布线路图案和位于所述多个分布层中的处于比所述第一分布层低的垂直高度处的第二分布层上的下再分布线路图案，并且其中，所述多个再分布绝缘层中的至少一个再分布绝缘层覆盖所述下再分布线路图案并且包括上表面，所述上表面包括参考表面、远离所述参考表面延伸并具有比所述参考表面低的垂直高度的第一外表面、位于所述参考表面和所述第一外表面之间的第一向下台阶、远离所述第一外表面延伸并具有比所述第一外表面低的垂直高度的第二外表面以及位于所述第一外表面和所述第二外表面之间的第二向下台阶。2.根据权利要求1所述的半导体封装件，其中，所述多个再分布绝缘层包括作为所述多个再分布绝缘层中的最上面的再分布绝缘层的第一绝缘层和覆盖所述下再分布线路图案的第二绝缘层，并且所述第一绝缘层覆盖所述第二绝缘层上的所述多个上再分布线路图案。3.根据权利要求2所述的半导体封装件，其中，所述多个上再分布线路图案具有第一线宽和第一节距，并且所述下再分布线路图案具有大于所述第一线宽的第二线宽和大于所述第一节距的第二节距。4.根据权利要求3所述的半导体封装件，其中，所述参考表面、所述第一外表面和所述第二外表面中的每一者的水平宽度大于所述第一线宽并且小于所述第二线宽。5.根据权利要求3所述的半导体封装件，其中，所述第二绝缘层的上表面的最高垂直高度处的部分和最低垂直高度处的部分之间的垂直高度差小于所述第一线宽。6.根据权利要求2所述的半导体封装件，其中，所述第二绝缘层的上表面的最高垂直高度处的部分和最低垂直高度处的部分之间的垂直高度差小于所述下再分布线路图案的厚度。7.根据权利要求2所述的半导体封装件，其中，所述多个上再分布线路图案构成信号分配线路，并且至少一些所述下再分布线路图案构成被提供接地信号的接地平面层。8.根据权利要求1所述的半导体封装件，其中，所述参考表面位于任何一个所述下再分布线路图案的中心部分处。9.根据权利要求7所述的半导体封装件，其中，所述第二绝缘层的上表面的最低垂直高度处的外表面位于所述下再分布线路图
案之间的空间中。10.根据权利要求3所述的半导体封装件，其中，所述至少一个半导体芯片包括连接到多个芯片连接端子的多个前表面连接焊盘，并且所述多个芯片连接端子连接到所述多个再分布线路图案中的一些再分布线路图案，所述一些再分布线路图案位于所述多个分布层中的处于比所述第一分布层高的垂直高度处的第三分布层上并且具有大于所述第一线宽的第三线宽和大于所述第一节距的第三节距。11.一种半导体封装件，所述半导体封装件包括：再分布结构，所述再分布结构包括：堆叠的多个再分布绝缘层，所述多个再分布绝缘层包括作为所述多个再分布绝缘层中的最上面的再分布绝缘层的第一绝缘层和位于所述第一绝缘层下方的第二绝缘层；构成多个分布层的多个再分布线路图案，所述多个分布层包括位于所述第一绝缘层的上表面上的第一分布层、位于所述第一绝缘层和所述第二绝缘层之间的第二分布层以及布置在所述第二绝缘层的下表面上的第三分布层；以及多个再分布通路，所述多个再分布通路穿过所述多个再分布绝缘层中的至少一个再分布绝缘层并且连接到所述多个再分布线路图案中的一些再分布线路图案；至少一个堆叠结构，所述至少一个堆叠结构位于所述再分布结构上，并且包括第一半导体芯片和堆叠在所述第一半导体芯片上的多个第二半导体芯片；以及第三半导体芯片，所述第三半导体芯片位于所述再分布结构上并且在水平方向上与所述至少一个堆叠结构间隔开，其中，所述第二绝缘层的上表面具有台阶形状，在所述台阶形状中，处于彼此不同的垂直高度处的三个或更多个部分之间具有台阶。12.根据权利要求11所述的半导体封装件，其中，在所述多个再分布线路图案中，所述第二分布层上的多个上再分布线路图案具有第一线宽和第一节距，并且所述第三分布层...

【专利技术属性】
技术研发人员：尹玉善，金智英，金真渶，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：