PCIe通道拆分自动识别电路与方法技术

本申请提供了一种PCIe通道拆分自动识别电路与方法，涉及PCIe通道拆分领域。PCIe通道拆分自动识别电路包括主板、CPU以及PCIe设备，主板与CPU通信连接，主板还通过第一连接器、第二连接器与PCIe设备通信连接；其中，主板用于生成第一PWM测试信号与第二PWM测试信号，主板还用于接收基于第一PWM测试信号与第二PWM测试信号生成的第一反馈信号与第二反馈信号，并依据第一PWM测试信号、第二PWM测试信号、第一反馈信号以及第二反馈信号的占空比确定PCIe端口拆分状态；CPU用于依据PCIe端口拆分状态对PCIe端口进行配置。本申请提供的PCIe通道拆分自动识别电路与方法具有配置效率高、成本低的优点。的优点。的优点。

【技术实现步骤摘要】
PCIe通道拆分自动识别电路与方法


[0001]本申请涉及PCIe通道拆分领域，具体而言，涉及一种PCIe通道拆分自动识别电路与方法。

技术介绍

[0002]PCI
‑
Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，是由英特尔在2001年提出的，旨在替代旧的PCI，PCI
‑
X和AGP总线标准。
[0003]服务器CPU通常拥有多个PCIe端口，每个PCIe端口一般都是x16的link宽度，通常支持多种通道拆分工作模式，例如可将PCIe端口拆分为x8+x8 link宽度工作模式等。
[0004]在进行通道拆分时，需要对服务器CPU的PCIe端口进行配置，目前普遍的配置方式为采用人工方式对服务器CPU的PCIe端口进行工作模式配置，但该方式存在配置效率低，且人力成本较高的问题。
[0005]综上，现有技术中在对服务器CPU的PCIe端口进行工作模式配置时，存在配置效率低、人力成本高的问题。

技术实现思路

[0006]本申请的目的在于提供一种PCIe通道拆分自动识别电路与方法，以解决现有技术中在进行通道拆分，对服务器CPU的PCIe端口进行工作模式配置存在配置效率低、人力成本高的问题。
[0007]为了实现上述目的，本申请实施例采用的技术方案如下：第一方面，本申请实施例提供了一种PCIe通道拆分自动识别电路，所述PCIe通道拆分自动识别电路包括主板、CPU以及PCIe设备，所述主板包括第一连接器与第二连接器，所述PCIe设备包括可x4通道拆分设备和/或可x8通道拆分设备，且所述可x4通道拆分设备包括反向器，所述可x8通道拆分设备包括分频器，所述主板与所述CPU通信连接，所述主板还通过所述第一连接器、所述第二连接器与所述PCIe设备通信连接；其中，所述主板用于生成第一PWM测试信号与第二PWM测试信号，并将所述第一PWM测试信号与所述第二PWM测试信号通过所述第一连接器与所述第二连接器发送至所述PCIe设备；所述主板还用于接收基于第一PWM测试信号与第二PWM测试信号生成的第一反馈信号与第二反馈信号，并依据所述第一PWM测试信号、第二PWM测试信号、第一反馈信号以及第二反馈信号的占空比确定PCIe端口拆分状态；所述CPU用于依据所述PCIe端口拆分状态对所述PCIe端口进行配置。
[0008]可选地，所述主板还包括第一输出线路、第一反馈线路、第二输出线路、第二反馈线路以及电源模块，所述第一输出线路与所述第一反馈线路均与所述第一连接器电连接，所述第二输出线路与所述第二反馈线路均与所述第二连接器电连接，所述第一反馈线路与
所述第二反馈线路均与所述电源模块电连接。
[0009]可选地，在所述PCIe设备包括可x8通道拆分设备的情况下：当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比，且所述第二反馈信号的占空比等于100%
‑
第一PWM测试信号的占空比时，确定所述PCIe端口为未拆分状态；当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比，且所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比时，确定所述PCIe端口为x8+x8拆分状态；当所述第一反馈信号与所述第二反馈信号的占空比均为100%时，确定所述PCIe端口为未使用状态。
[0010]可选地，在所述PCIe设备包括可x4通道拆分设备的情况下：当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比的一半，且所述第二反馈信号的占空比等于第二PWM测试信号的占空比的一半时，确定所述PCIe端口为x4+x4+x4+x4拆分状态；当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比的一半，且所述第二反馈信号的占空比等于第二PWM测试信号的占空比，或当所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比的一半，所述第一反馈信号的占空比等于第一PWM测试信号的占空比时，确定所述PCIe端口为x4+x4+x8或x8+x4+x4拆分状态。
[0011]可选地，在所述PCIe设备包括可x4通道拆分设备与可x8通道拆分设备的情况下：当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比，且所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比的一半时，确定所述PCIe端口为x8+x4+x4拆分状态；当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比的一半，所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比时，确定所述PCIe端口为x4+x4+x8拆分状态。
[0012]可选地，所述第一PWM测试信号与所述第二PWM测试信号的占空比不同，且所述主板用于将所述第一PWM测试信号与所述第二PWM测试信号通过所述第一连接器与所述第二连接器同时或先后发送至所述PCIe设备。
[0013]可选地，所述第一PWM测试信号与所述第二PWM测试信号的占空比相同，且所述主板用于将所述第一PWM测试信号与所述第二PWM测试信号通过所述第一连接器与所述第二连接器先后发送至所述PCIe设备。
[0014]可选地，所述电源模块包括电阻与电源，所述电阻的一端连接电源，所述电阻的另一端分别与第一反馈线路、所述第二反馈线路电连接。
[0015]可选地，所述主板还包括逻辑单元，所述逻辑单元包括CPLD、FPGA或MCU，所述逻辑单元主板通过所述第一连接器、所述第二连接器与所述PCIe设备通信连接；其中，所述逻辑单元用于生成第一PWM测试信号与第二PWM测试信号，并接收所述第一反馈信号与第二反馈信号，以依据所述第一PWM测试信号、第二PWM测试信号、第一反馈信号以及第二反馈信号的占空比确定PCIe端口拆分状态。
[0016]另一方面，本申请实施例还提供了一种PCIe通道拆分自动识别方法，应用于上述
的PCIe通道拆分自动识别电路中的主板，所述PCIe通道拆分自动识别电路包括主板、CPU以及PCIe设备，所述主板包括第一连接器与第二连接器，所述PCIe设备包括可x4通道拆分设备和/或可x8通道拆分设备，且所述可x4通道拆分设备包括反向器，所述可x8通道拆分设备包括分频器，所述主板与所述CPU通信连接，所述主板还通过所述第一连接器、所述第二连接器与所述PCIe设备通信连接；所述方法包括：生成第一PWM测试信号与第二PWM测试信号，并将所述第一PWM测试信号与所述第二PWM测试信号通过所述第一连接器与所述第二连接器发送至所述PCIe设备；接收基于第一PWM测试信号与第二PWM测试信号生成的第一反馈信号与第二反馈信号；依据所述第一PWM测试信号、第二PWM测试信号、第一反馈信号以及第二反馈信号的占空比确定PCIe端口拆分状态，以使所述CPU依据所述PCIe端口拆分状态对所述PCIe端口进行配置。
[0017]可选地，所述主板还包括第一输出线路、第一反馈线路、第二输出线路、第二反馈线路以及电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCIe通道拆分自动识别电路，其特征在于，所述PCIe通道拆分自动识别电路包括主板、CPU以及PCIe设备，所述主板包括第一连接器与第二连接器，所述PCIe设备包括可x4通道拆分设备和/或可x8通道拆分设备，且所述可x4通道拆分设备包括反向器，所述可x8通道拆分设备包括分频器，所述主板与所述CPU通信连接，所述主板还通过所述第一连接器、所述第二连接器与所述PCIe设备通信连接；其中，所述主板用于生成第一PWM测试信号与第二PWM测试信号，并将所述第一PWM测试信号与所述第二PWM测试信号通过所述第一连接器与所述第二连接器发送至所述PCIe设备；所述主板还用于接收基于第一PWM测试信号与第二PWM测试信号生成的第一反馈信号与第二反馈信号，并依据所述第一PWM测试信号、第二PWM测试信号、第一反馈信号以及第二反馈信号的占空比确定PCIe端口拆分状态；所述CPU用于依据所述PCIe端口拆分状态对所述PCIe端口进行配置。2.如权利要求1所述的PCIe通道拆分自动识别电路，其特征在于，所述主板还包括第一输出线路、第一反馈线路、第二输出线路、第二反馈线路以及电源模块，所述第一输出线路与所述第一反馈线路均与所述第一连接器电连接，所述第二输出线路与所述第二反馈线路均与所述第二连接器电连接，所述第一反馈线路与所述第二反馈线路均与所述电源模块电连接。3.如权利要求2所述的PCIe通道拆分自动识别电路，其特征在于，在所述PCIe设备包括可x8通道拆分设备的情况下：当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比，且所述第二反馈信号的占空比等于100%
‑
第一PWM测试信号的占空比时，确定所述PCIe端口为未拆分状态；当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比，且所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比时，确定所述PCIe端口为x8+x8拆分状态；当所述第一反馈信号与所述第二反馈信号的占空比均为100%时，确定所述PCIe端口为未使用状态。4.如权利要求2所述的PCIe通道拆分自动识别电路，其特征在于，在所述PCIe设备包括可x4通道拆分设备的情况下：当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比的一半，且所述第二反馈信号的占空比等于第二PWM测试信号的占空比的一半时，确定所述PCIe端口为x4+x4+x4+x4拆分状态；当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比的一半，且所述第二反馈信号的占空比等于第二PWM测试信号的占空比，或当所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比的一半，所述第一反馈信号的占空比等于第一PWM测试信号的占空比时，确定所述PCIe端口为x4+x4+x8或x8+x4+x4拆分状态。5.如权利要求2所述的PCIe通道拆分自动识别电路，其特征在于，在所述PCIe设备包括可x4通道拆分设备与可x8通道拆分设备的情况下：当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比，且所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比的一半时，确定所述PCIe端口为x8+x4+x4拆分状态；
当所述第一反馈信号的占空比等于所述第一PWM测试信号的占空比的一半，所述第二反馈信号的占空比等于所述第二PWM测试信号的占空比时，确定所述PCIe端口为x4+x4+x8拆分状态。6.如权利要求3
‑
5任一项所述的PCIe通道拆分自动识别电路，其特征在于，所述第一PWM测试信号与所述第二PWM测试信号的占空比不同，且所述主板用于将所述第一PWM测试信号与所述第二PWM测试信号通过所述第一连接器与所述第二连接器同时或先后发送至所述PCIe设备。7.如权利要求4或5所述的PCIe通道拆分自动识别电路，其特征在于，所述第一PWM测试信号与所述第二PWM测试信号的占空比相同，且所述主板用于将所述第一PWM测试信号与所述第二PWM测试信号通过所述第一连接器与所述第二连接器先后发送至所述PCIe设备。8.如权利要求2所述的PCIe通道拆分自动识别电路，其特征在于，所述电源模块包括电阻与电源，所述电阻的一端连接电源，所述电阻的另一端分别与第一反馈线路、所述第二反馈线路电连接。9.如权利要求1所述的PCIe通道拆分自动识别电路，其特征在于，所述主板还包括逻辑单元，所述逻辑单元包括CPLD、FPGA或MCU，所述逻辑单元主板通过所述第一连接器、所述第二连接器与所述PCIe设备通信连接；其中，所述逻辑单元用于生成第一PWM测试信号与第二PWM测试信号，并接收所述第一反馈信号与第二反馈信号，以依据...

【专利技术属性】
技术研发人员：李健健，郑晓晖，朱越奇，
申请(专利权)人：杭州鸿钧微电子科技有限公司，
类型：发明
国别省市：