本发明专利技术提供一种显示装置，其所包含的垂直驱动电路具有移位寄存电路和公共电极驱动电路，移位寄存电路具有多个根据从外部输入的传输时钟来输出公共电极驱动用脉冲的基本电路，公共电极驱动电路具有多个公共基本电路，其每一个被输入传输时钟和从移位寄存电路的各基本电路输出的各公共电极驱动用脉冲，各公共基本电路包括根据公共电极驱动用脉冲来输入交流信号的电路Ａ；根据由电路Ａ所输入的交流信号来对相对应的公共电极输出第一公共电压或者输出电压电平与第一公共电压不同的第二公共电压的电路Ｂ；以及根据传输时钟来保持电路Ｂ的状态的电路Ｃ。能够使对浮置存储器节点的写入次数增多，并使浮置存储器节点的相对于漏电流的时间似然提高。
【技术实现步骤摘要】
本专利技术涉及一种显示装置，尤其涉及一种有效适用于具有驱动 公共电极的公共电极驱动电路的显示装置的技术。
技术介绍
例如，将薄膜晶体管(TFT: Thin Film Transistor )作为有源元件 来使用的有源矩阵型液晶显示装置，在隔着液晶而相对配置的基板 中的一块基板的液晶一侧的面上具有由在x方向上延伸且在y方向上 并列设置的扫描线和在y方向上延伸且在x方向上并列设置的图像线 所包围的像素区域。并且，该像素区域上具有通过提供来自扫描线 的扫描信号而进行工作的像素晶体管(TFT)。液晶显示装置具有向各扫描线分别提供扫描信号的垂直驱动电 路和向各图像线分别提供图像信号的水平驱动电路，这些驱动电路 具有移位寄存电路。另一方面，还已知用多晶硅(polysilicon )来形成构成上述有源 元件的薄膜晶体管的半导体层的多晶硅型液晶显示装置。在这种多晶 硅型液晶显示装置中，构成垂直驱动电路和水平驱动电路的薄膜晶体 管(例如M O S晶体管)也在与构成有源元件的薄膜晶体管相同的工序 中而被形成在上述一块基板面上。在该垂直驱动电路内具有单沟道(n-MOS)的公共电极驱动电 路的液晶显示装置例如被记载于下述专利文献l中。作为本专利技术申请相关的在先技术文献有日本特开2007 - 156054 号公报(专利文献l )。在记载于上述专利文献l中的单沟道的公共电极驱动电路中，将 正极性的公共电压、或者负极性的公共电压输出到各公共电极的晶体管的栅极所连接的节点成为浮置(浮动)存储器(floating memory) 节点，并且，对该浮置存储器节点的写入是在l帧中进行一次写入(更新)。因此，浮置存储器节点的漏电流影响工作稳定性，尤其是在与 浮置存储器节点连接的晶体管的阈值电压Vth较低时，晶体管的漏电 流增大，因此不利于稳定工作，结果是阈值的似然有可能变小。本专利技术是为解决上述现有技术存在的问题而完成的专利技术，本发 明的目的在于提供这样一种技术，其在具有单沟道的公共电极驱动 电路的显示装置中，能够增加对浮置存储器节点的写入次数，使相 对于浮置存储器节点的漏电流的时间似然提高。本专利技术的上述和其他目的以及新的特4i,将通过本"i兌明书的记载 和附图而得到明确。简单说明本申请所公开的专利技术中具有代表性的技术方案的概要 如下。(1) 一种显示装置，包括具有多个像素和多个公共电极的显示 面板、垂直驱动电路，上述垂直驱动电路具有移位寄存电路和公共电 极驱动电路，上述移位寄存电路具有多个根据从外部输入的传输时钟 来输出公共电极驱动用脉沖的基本电路，上述公共电极驱动电路具有 多个公共基本电路，该多个公共基本电路的每一个被输入上述传输时 钟和从上述移位寄存电路的各基本电路输出的各公共电极驱动用脉 沖，上述各公共基本电路分别包括电路A、电路B以及电路C,其中，B^^艮据由上述电i 各A所输入的上述交流信号来对相对应的上述7>共电 极输出第一公共电压或者输出电压电平与上述第一公共电压不同的 第二公共电压；上述电路C根据上述传输时钟来保持上述电路B的状态。(2) 根据(1)所述的显示装置，上述电路A包括第一晶体管， 其控制电极被输入上述公共电极驱动用脉冲，根据该公共电极驱动用 脉冲来使第一交流信号输入其第二电极；第二晶体管，其控制电极被输入上述公共电极驱动用脉沖，根据该公共电极驱动用脉冲来使第二交流信号输入其第二电极；第三晶体管，其采用二极管连接方式，且 与上述第一晶体管的第一电极连接；以及第四晶体管，其采用二极管 连接方式，且与上述第二晶体管的第一电极连接。(3) 根据(2)所述的显示装置，上述电路A还包括第五晶体管， 其第二电极与上述第三晶体管的第一电极连接，其控制电极与上述第 一晶体管的第一电极连接；第六晶体管，其第二电极与上述第四晶体 管的第 一 电极连接，其控制电极与上述第二晶体管的第一 电极连接。(4) 根据(2)或(3)所述的显示装置，上述电路B包括第七晶 体管，其控制电极被输入由上述第 一 晶体管所输入的第 一 交流信号电 压，基于该第一交流信号电压来对上述相对应的公共电极输出上述第 一公共电压；第八晶体管，其控制电极被输入由上述第二晶体管所输 入的第二交流信号电压，基于该第二交流信号电压来对上述相对应的 公共电极输出上述第二/>共电压。(5) 根据(4)所述的显示装置，上述电路C包括第一电容元件； 第二电容元件；电路C1，其按第一传输时钟的各时钟来对上述第一电 容元件进行充电，按相位与上述第一传输时钟不同的第二传输时钟的 各时钟来通过上述第一电容元件对上述第七晶体管的控制电极所连 接的节点的电压进行升压；电路C2，其按第一传输时钟的各时钟来对 上述第二电容元件进行充电，按上述第二传输时钟的各时钟来通过上 述第二电容元件对上述第八晶体管的控制电极所连接的节点的电压 进行升压。(6) 根据(5)所述的显示装置，上述电路C1包括第九晶体管， 其采用二极管连接方式，且其第二电极被输入第一传输时钟；第十晶 体管，其第二电极与上述第九晶体管的第一电极连接，其控制电极与 上述第七晶体管的控制电极连接；第十一晶体管，其采用二极管连接 方式，且其第二电极与上述第十晶体管的第一电极连接，其第一电极 与上述第七晶体管的控制电极连接；以及第十二晶体管，其第二电极 被输入上述第二传输时钟，其控制电极与上述第七晶体管的控制电极连接，上述第一电容元件连接在上述第十二晶体管的第一电极和上述 第十晶体管的第一电极之间，上述电路C2包括第十三晶体管，其采用二极管连接方式，且其第二电极被输入上述第一传输时钟；第十四晶 体管，其第二电极与上述第十三晶体管的第一电极连接，其控制电极 与上述第八晶体管的控制电极连接；第十五晶体管，其采用二极管连 接方式，且其第二电极与上述第十四晶体管的第一电极连接，其第一 电极与上述第八晶体管的控制电极连接；以及第十六晶体管，其第二 电极被输入上述第二传输时钟，其控制电极与上述第八晶体管的控制 电极连接，上述第二电容元件连接在上述第十六晶体管的第一电极与 上述第十四晶体管的第 一电极之间。(7) 根据(5)或(6)所述的显示装置，上述电路C包括第十 七晶体管，其第二电极与上述第八晶体管的控制电极连接，其控制电极与上述第七晶体管的控制电极连接；第十八晶体管，其第二电极与 上述第十七晶体管的第 一 电极连接，其控制电极与上述第七晶体管的 控制电极连接，并且其第一电极被输入基准电压；第十九晶体管，其 第二电极与上述第七晶体管的控制电极连接，其控制电极与上述第八 晶体管的控制电极连接；以及第二十晶体管，其第二电极与上述第十 九晶体管的第 一 电极连接，其控制电极与上述第八晶体管的控制电极 连接，并且其第一电极被输入基准电压。(8) 根据(2) ~ (7)中任一项所述的显示装置，上述第一交 流信号和上述第二交流信号是在每一显示行相位彼此不同的信号，上 述各公共电极驱动电路按每一显示行交替向上述相对应的各公共电 极输出上述第 一公共电压和上述第二公共电压。(9) 根据(2) ~ (7)中任一项所述的显示装置，上述第一交 流信号和上述第二交流信号，在一帧内电压电平不发生变化，在下一 帧内上述第 一 交流信号的电压电平和上述第二交流信本文档来自技高网...
【技术保护点】
一种显示装置，包括： 具有多个像素和多个公共电极的显示面板；和 垂直驱动电路， 该显示装置的特征在于， 上述垂直驱动电路具有： 移位寄存电路；和 公共电极驱动电路，其中， 上述移位寄存电路具有：根据 从外部输入的传输时钟来输出公共电极驱动用脉冲的多个基本电路， 上述公共电极驱动电路具有：被输入上述传输时钟和从上述移位寄存电路的各基本电路输出的各公共电极驱动用脉冲的多个公共基本电路， 上述各公共基本电路包括电路Ａ、电路Ｂ以及电 路Ｃ，其中， 上述电路Ａ根据上述公共电极驱动用脉冲来输入交流信号； 上述电路Ｂ根据由上述电路Ａ输入的上述交流信号来向对应的上述公共电极输出第一公共电压或者第二公共电压，其中该第二公共电压的电压电平与上述第一公共电压的电压电平不同 ； 上述电路Ｃ根据上述传输时钟来保持上述电路Ｂ的状态。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：紫垣匠，宫泽敏夫，佐藤秀夫，槙正博，
申请(专利权)人：株式会社日立显示器，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。