半导体超结功率器件制造技术

本发明专利技术实施例提供的一种半导体超结功率器件，包括n型漏区、n型漂移区、多个p型柱；所述多个p型柱中的每个p型柱的宽度相等，且相邻的两个所述p型柱之间的间距相等；所述多个p型柱中的每个所述p型柱的顶部分别设有与所述p型柱一一对应的p型体区，所述p型体区的宽度均相等；所述p型体区内设有n型源区，控制所述n型源区与所述n型漂移区之间的电流沟道的开启和关断的栅极结构；位于所述n型漂移区上方且介于相邻的所述p型体区之间的JFET区，所述JFET区设有两种或两种以上的不同宽度。本发明专利技术可以使得半导体超结功率器件在开启或关断时的栅漏电容突变速度降低，减小半导体超结功率器件的栅极电压震荡。栅极电压震荡。栅极电压震荡。

【技术实现步骤摘要】
半导体超结功率器件


[0001]本专利技术属于半导体功率器件
，特别是涉及一种半导体超结功率器件。

技术介绍

[0002]半导体超结功率器件是基于电荷平衡技术，可以降低导通电阻和寄生电容，使得半导体超结功率器件具有极快的开关特性，可以降低开关损耗，实现更高的功率转换效率。现有技术的半导体超结功率器件在开启和关断时，栅漏电容(Cgd)会发生突变，这使得半导体超结功率器件的栅极电压震荡严重。

技术实现思路

[0003]有鉴于此，本专利技术的目的是提供一种半导体超结功率器件，以解决现有技术中的半导体超结功率器件的栅漏电容突变问题。
[0004]本专利技术实施例提供的一种半导体超结功率器件，包括终端区和元胞区，所述元胞区包括：
[0005]n型漏区、n型漂移区和多个p型柱，所述多个p型柱中的每个p型柱的宽度相等，且相邻的两个所述p型柱之间的间距相等；
[0006]所述多个p型柱中的每个所述p型柱的顶部分别设有与所述p型柱一一对应的p型体区，所述p型体区的宽度均相等；
[0007]所述p型体区内设有n型源区，控制所述n型源区与所述n型漂移区之间的电流沟道的开启和关断的栅极结构；
[0008]位于所述n型漂移区上方且介于相邻的所述p型体区之间的JFET区，所述JFET区设有两种或两种以上的不同宽度。
[0009]可选的，所述JFET区的宽度依次设为：C、C+1D、C、C+1D、C、
…
；或者依次设为：C、C+1D、
…
、C+nD、C+(n
‑
1)D、
…
、C、C+1D、
…
、C+nD、C+(n
‑
1)D、
…
、C、
…
；或者依次设为：C、C、
…
、C+1D、C+1D、
…
、C+nD、C+nD、
…
、C+(n
‑
1)D、C+(n
‑
1)D、
…
、C、C、
…
，其中：n≥2且n为整数，C为JFET区的基本宽度且C>0；D为JFET区的变化的宽度且D>0。
[0010]可选的，所述栅极结构包括覆盖电流沟道区和所述JFET区的栅介质层，以及位于所述栅介质层之上的栅极。
[0011]可选的，所述栅极结构包括覆盖电流沟道区的栅介质层，以及位于所述栅介质层之上的栅极，所述栅极在所述JFET区上方断开。
[0012]本专利技术的一种半导体超结功率器件的元胞区内，采用两种或两种以上不同宽度的JFET区结构，能够使得半导体超结功率器件在开启或关断时的栅漏电容突变速度降低，减小了半导体超结功率器件的栅极电压震荡。
附图说明
[0013]为了更加清楚地说明本专利技术示例性实施例的技术方案，下面对描述实施例中所需
要用到的附图做一简单介绍。
[0014]图1是本专利技术提供的半导体超结功率器件的第一个实施例的剖面结构示意图；
[0015]图2是本专利技术提供的半导体超结功率器件的第二个实施例的剖面结构示意图。
具体实施方式
[0016]以下将结合本专利技术实施例中的附图，通过具体方式，完整地描述本专利技术的技术方案。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。同时，为清楚地说明本专利技术的具体实施方式，说明书附图中所列图形大小并不代表实际尺寸，说明书附图是示意性的，不应限定本专利技术的范围。
[0017]图1是本专利技术提供的半导体超结功率器件的第一个实施例的剖面结构示意图，如图1所示，本专利技术实施例提供的一种半导体超结功率器件，包括n型漏区20，n型漏区20可以通过金属层外接漏极电压。位于n型漏区20之上的n型漂移区21。
[0018]多个p型柱22，为了方便展示和说明，图1中仅示例性的示出了三个p型柱22。多个p型柱22中的每个p型柱22的宽度相等，且相邻的两个p型柱22之间的间距相等，p型柱22与相邻的n型漂移区21之间形成电荷平衡的pn结结构。
[0019]多个p型柱22中的每个p型柱22的顶部分别设有与p型柱22一一对应的p型体区，图1中示例性的示出了p型体区23a、p型体区23b和p型体区23c三个p型体区，p型体区的宽度均相等。将p型体区的宽度设置为均相等，可以使得每个p型体区的版图设计尺寸均相同，同时每个n型源区的版图设计尺寸也相同，简化半导体超结功率器件的设计，进一步的，可以使得每个p型体区内的电流沟道长度均相等，这不会影响半导体超结功率器件的一致性。
[0020]位于n型漂移区21上方且介于相邻的p型体区之间的JFET区，JFET区是超结功率器件内寄生的结型场效应管区域。图1中示例性的示出了JFET区25a、JFET区25b、JFET区25c和JFET区25d四个JFET区，JFET区设有两种或两种以上的不同宽度，示例性的，图1中JFET区25b的宽度设定为a1，JFET区25c的宽度设定为a2。
[0021]由于多个p型柱22中的每个p型柱22的宽度相等，且相邻的p型柱22之间的间距相等，同时p型体区的宽度均相等，为实现JFET区具有两种或两种以上的不同宽度，需要将部分p型体区相对于其对应的p型柱22进行偏移，示例性的，在图1中，p型体区23a和p型体区23c与其对应的p型柱22的对称轴线重合，p型体区23b的对称轴线与其对应的p型柱22的对称轴线向右偏移距离b，由此，JFET区25b的宽度a1与JFET区25c的宽度a2的差为2b。
[0022]通过设定一个或多个p型体区的偏移，可以使得JFET区具有两种或两种以上的不同宽度，优选的，JFET区的宽度依次设为：C、C+1D、C、C+1D、C、
…
，即至少部分JFET区的宽度具有两种不同的宽度值，并依次间隔循环设置，；或者依次设为：C、C+1D、
…
、C+nD、C+(n
‑
1)D、
…
、C、C+1D、
…
、C+nD、C+(n
‑
1)D、
…
、C、
…
，即至少部分JFET区的宽度先依次增大，再依次减小，再依次增大，再依次减小，如此循环；或者依次设为：C、C、
…
、C+1D、C+1D、
…
、C+nD、C+nD、
…
、C+(n
‑
1)D、C+(n
‑
1)D、
…
、C、C、
…
，即JFET区包括多个JFET区组，同一JFET区组中的JFET区的宽度相同，不同JFET区组中的JFET区的宽度先依次增大，再依次减小，如此循环，其中：n≥2且n为整数；C为JFET区的基本宽度且C>0；D为JFET区的变化的宽度且D>0，n、C、D的具体数值依据产品设计要求确定。通过设置不同宽度的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.半导体超结功率器件，其特征在于，包括终端区和元胞区，所述元胞区包括：n型漏区、n型漂移区和多个p型柱，所述多个p型柱中的每个p型柱的宽度相等，且相邻的两个所述p型柱之间的间距相等；所述多个p型柱中的每个所述p型柱的顶部分别设有与所述p型柱一一对应的p型体区，所述p型体区的宽度均相等；所述p型体区内设有n型源区，控制所述n型源区与所述n型漂移区之间的电流沟道的开启和关断的栅极结构；位于所述n型漂移区上方且介于相邻的所述p型体区之间的JFET区，所述JFET区设有两种或两种以上的不同宽度。2.根据权利要求1所述的半导体超结功率器件，其特征在于，所述JFET区的宽度依次设为：C、C+1D、C、C+1D、C、
…
；或者依次设为：C、C+1D、
…
、C+nD、C+(n
‑
1)D、
…
、C、C+1D、
…
、C+nD、C+(n

【专利技术属性】
技术研发人员：刘伟，刘磊，袁愿林，王睿，
申请(专利权)人：苏州东微半导体股份有限公司，
类型：发明
国别省市：