自动生成仿真激励的方法、装置及存储介质制造方法及图纸

技术编号:37618571 阅读:11 留言:0更新日期:2023-05-18 12:10
本公开实施例公开了一种自动生成仿真激励的方法、装置及存储介质,其中,自动生成仿真激励的方法包括:获取待仿真电路的仿真配置信息,仿真配置信息包括:产品基本配置信息、模式寄存器配置信息和功能命令配置信息;基于仿真配置信息设置待仿真电路的仿真配置表,基于仿真配置表生成测试图案;根据符合规则的测试图案生成测试代码;对测试代码进行仿真,得到对应的仿真结果;基于仿真结果,生成仿真激励文件。这样,相较于相关技术,采用本公开实施例,有效地保障了测试图案的正确性,降低了出错率;同时,能够自动生成测试代码和仿真环境,缩短了仿真激励的开发时间,提高了芯片的验证效率。率。率。

【技术实现步骤摘要】
自动生成仿真激励的方法、装置及存储介质


[0001]本公开实施例涉及半导体
,尤其涉及一种自动生成仿真激励的方法、装置及存储介质。

技术介绍

[0002]集成电路的规模不断扩大以及集成电路功能的不断丰富,对芯片验证的质量和效率提出了更大的挑战。为了保证芯片验证的充分性,在仿真时需要给芯片施加大量不同的激励(Stimulus),以验证芯片的功能性和时序性的错误。相关技术中的仿真激励开发过程需要专门的验证人员通过一系列复杂的步骤手动完成,该过程非常耗时且易错。因此,需要缩短仿真激励的开发时间,提高芯片验证的效率。

技术实现思路

[0003]有鉴于此,本公开实施例提供了一种自动生成仿真激励的方法、装置及存储介质,以缩短仿真激励的开发时间,提高芯片验证的效率。
[0004]本专利技术的技术方案是这样实现的:
[0005]本公开实施例提供了一种自动生成仿真激励的方法,包括:获取待仿真电路的仿真配置信息,仿真配置信息包括:产品基本配置信息、模式寄存器配置信息和功能命令配置信息;基于仿真配置信息设置待仿真电路的仿真配置表,基于仿真配置表生成测试图案;根据符合规则的测试图案生成测试代码;对测试代码进行仿真,得到对应的仿真结果;基于仿真结果,生成仿真激励文件。
[0006]上述方案中,根据测试图案生成测试代码,包括:根据预设的规则文件,检查测试图案是否符合规则;若测试图案符合规则,则基于测试图案生成测试代码。
[0007]上述方案中,根据预设的规则文件,检查测试图案是否符合规则之后,方法还包括:若测试图案不符合规则,则重新获取待仿真电路的仿真配置信息设置仿真配置表,并生成新的测试图案,直至新的测试图案符合规则。
[0008]上述方案中,规则文件包括:模式寄存器配置规则和功能命令配置规则。
[0009]上述方案中,基于测试图案生成测试代码还包括:根据代码语法及对应规则,通过自动化脚本将测试图案生成应用于仿真的测试代码。
[0010]上述方案中,对测试代码进行仿真,得到对应的仿真结果,包括:确定待仿真电路对应的标准模型;根据标准模型,自动建立验证平台的仿真环境;将测试代码加载至仿真环境进行verilog仿真,以得到对应的仿真结果。
[0011]上述方案中,仿真结果包括:输入波形和输出波形;其中,输入波形对应测试代码中对应的输入信号波形;输出波形为对标准模型执行仿真后的输出信号波形。
[0012]上述方案中,将测试代码加载至仿真环境进行verilog仿真,以得到对应的仿真结果之后,还包括:获取verilog仿真的日志文件,并根据日志文件检查verilog仿真是否成功;若verilog仿真成功,则基于仿真结果,生成仿真激励文件;若verilog仿真不成功,则结
束当前流程。
[0013]上述方案中,基于仿真结果,生成仿真激励文件,包括:基于仿真配置表,根据仿真结果中的部分波形生成原始激励文件;对原始激励文件进行后处理,生成仿真激励文件。
[0014]上述方案中,对原始激励文件进行后处理,包括:向原始激励文件添加矢量模式定义和波形参数设置。
[0015]上述方案中,产品基本配置信息包括:产品类型、频率和组成模式;模式寄存器配置信息包括:突发长度、突发类型、列地址选通脉冲延迟、运行方式和写入突发模式;功能命令配置信息包括:读命令、写命令、激活命令、存储体地址、行地址、列地址。
[0016]本公开实施例还提供了一种自动生成仿真激励的装置,包括:仿真配置界面,被配置为获取待仿真电路的仿真配置信息,以及,基于仿真配置信息设置待仿真电路的仿真配置表,并且,基于仿真配置表生成测试图案;仿真配置信息包括:产品基本配置信息、模式寄存器配置信息和功能命令配置信息;测试代码生成模块,被配置为接收来自仿真配置界面符合规则的测试图案;并且,根据符合规则的测试图案生成测试代码;验证平台,被配置为接收来自测试代码生成模块的测试代码;并且,对测试代码进行仿真,得到对应的仿真结果;激励生成模块,被配置为接收来自验证平台的仿真结果;并且,基于仿真结果,生成仿真激励文件。
[0017]上述方案中,自动生成仿真激励的装置还包括检查模块,检查模块被配置为根据预设的规则文件,检查测试图案是否符合规则。
[0018]本公开实施例还提供了一种自动生成仿真激励的装置,包括:存储器,用于存储可执行指令;处理器,用于执行存储器中存储的可执行指令时,实现上述方案中的方法。
[0019]本公开实施例还提供了一种存储介质,存储有可执行指令,用于引起处理器执行时,实现上述方案中的方法。
[0020]本公开实施例中,自动生成仿真激励的方法包括:获取待仿真电路的仿真配置信息,仿真配置信息包括:产品基本配置信息、模式寄存器配置信息和功能命令配置信息;基于仿真配置信息设置待仿真电路的仿真配置表,基于仿真配置表生成测试图案;根据符合规则的测试图案生成测试代码;对测试代码进行仿真,得到对应的仿真结果;基于仿真结果,生成仿真激励文件。这样,相较于相关技术,采用本公开实施例,有效地保障了测试图案的正确性,降低了出错率;同时,能够自动生成测试代码和仿真环境,缩短了仿真激励的开发时间,提高了芯片的验证效率。
附图说明
[0021]图1为本公开实施例提供的自动生成仿真激励的方法的流程示意图一;
[0022]图2为本公开实施例提供的自动生成仿真激励的装置的结构示意图一;
[0023]图3为本公开实施例提供的自动生成仿真激励的方法的流程示意图二;
[0024]图4为本公开实施例提供的自动生成仿真激励的方法的流程示意图三;
[0025]图5为本公开实施例提供的自动生成仿真激励的装置的结构示意图二;
[0026]图6为本公开实施例提供的自动生成仿真激励的方法的流程示意图四;
[0027]图7为本公开实施例提供的自动生成仿真激励的装置的结构示意图三;
[0028]图8为本公开实施例提供的自动生成仿真激励的方法的流程示意图五;
[0029]图9为本公开实施例提供的自动生成仿真激励的装置的结构示意图四。
具体实施方式
[0030]为了使本公开的目的、技术方案和优点更加清楚,下面结合附图和实施例对本公开的技术方案进一步详细阐述,所描述的实施例不应视为对本公开的限制,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本公开保护的范围。
[0031]在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
[0032]如果申请文件中出现“第一/第二”的类似描述则增加以下的说明,在以下的描述中,所涉及的术语“第一/第二/第三”仅仅是区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一/第二/第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本公开实施本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种自动生成仿真激励的方法,其特征在于,包括:获取待仿真电路的仿真配置信息,所述仿真配置信息包括:产品基本配置信息、模式寄存器配置信息和功能命令配置信息;基于所述仿真配置信息设置所述待仿真电路的仿真配置表,基于所述仿真配置表生成测试图案;根据符合规则的所述测试图案生成测试代码;对所述测试代码进行仿真,得到对应的仿真结果;基于所述仿真结果,生成仿真激励文件。2.根据权利要求1所述的方法,其特征在于,根据所述测试图案生成所述测试代码,包括:根据预设的规则文件,检查所述测试图案是否符合规则;若所述测试图案符合规则,则基于所述测试图案生成所述测试代码。3.根据权利要求2所述的方法,其特征在于,所述根据预设的所述规则文件,检查所述测试图案是否符合规则之后,所述方法还包括:若所述测试图案不符合规则,则重新获取待仿真电路的所述仿真配置信息,设置所述仿真配置表,并生成新的所述测试图案,直至新的所述测试图案符合规则。4.根据权利要求2或3所述的方法,其特征在于,所述规则文件包括:模式寄存器配置规则和功能命令配置规则。5.根据权利要求2所述的方法,其特征在于,所述基于所述测试图案生成所述测试代码还包括:根据代码语法及对应规则,通过自动化脚本将所述测试图案生成应用于仿真的所述测试代码。6.根据权利要求1所述的方法,其特征在于,对所述测试代码进行仿真,得到对应的所述仿真结果,包括:确定所述待仿真电路对应的标准模型;根据所述标准模型,自动建立验证平台的仿真环境;将所述测试代码加载至所述仿真环境进行verilog仿真,以得到对应的所述仿真结果。7.根据权利要求6所述的方法,其特征在于,所述仿真结果包括:输入波形和输出波形;其中,所述输入波形对应所述测试代码中对应的输入信号波形;所述输出波形为对所述标准模型执行仿真后的输出信号波形。8.根据权利要求7所述的方法,其特征在于,所述将所述测试代码加载至所述仿真环境进行verilog仿真,以得到对应的所述仿真结果之后,还包括:获取verilog仿真的日志文件,并根据所述日志文件检查verilog仿真是否成功;若ve...

【专利技术属性】
技术研发人员:尤劭
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1