CSP滤波器的封装结构、制备方法、电路结构和电子设备技术

本发明专利技术公开了一种CSP滤波器的封装结构、制备方法、电路结构和电子设备。该封装结构包括模组基板，模组基板的表面围设有一圈阻焊环；芯片，芯片的表面形成有光刻胶环，且芯片的表面还形成有连接凸柱，连接凸柱位于光刻胶环所围设的区域内；芯片倒装在模组基板上，以使阻焊环与光刻胶环相贴合，从而围设成封闭的容纳腔体；连接凸柱位于容纳腔体内，并与模组基板焊接固定；塑封层，塑封于模组基板的表面，以完全覆盖芯片。该封装结构通过光刻胶环、阻焊环配合模组基板的表面和芯片的表面能够共同形成封闭的容纳腔体，以用于对内部的功能元件进行保护，可省去对芯片的覆膜工艺，不仅节约了生产成本，而且简化了生产流程，提高了生产效率。效率。效率。

【技术实现步骤摘要】
CSP滤波器的封装结构、制备方法、电路结构和电子设备


[0001]本专利技术涉及一种CSP滤波器的封装结构，同时也涉及该封装结构的制备方法，以及包括该封装结构的电路结构和电子设备，属于半导体封装


技术介绍

[0002]滤波器根据实现方式的不同可以分为很多种，比如LC滤波器、腔体滤波器、声学滤波器、介质滤波器等，而在移动通信领域，由于便携式电子设备的尺寸普遍较小、功率较低，因此需要小体积、高性能的声学滤波器。目前，国内主流的封装工艺是CSP(Chip Scale Package，芯片级封装)，即将压电芯片、基板、金属球、树脂封装膜通过倒装和树脂封装工艺进行CSP封装，以实现电信号与机械信号的传输和器件的封装保护。
[0003]在申请号为202010056269.7的中国专利技术申请中，公开了一种声表面波滤波器的芯片级封装结构及其制备方法。该芯片级封装结构包括压电基体，该压电基体的内部有电极和叉指换能器，墙层、顶层、导电柱和异质金属层位于压电基体上；墙层、顶层与压电基体的IDT面之间形成封闭空腔；导电柱和异质金属层将PAD和焊点连接。该芯片级封装结构通过设置空腔，提高封装可靠性且体积最小化；使得墙层边缘位置可以与PAD边缘齐平，使封装结构的尺寸小型化；并且采用异质金属层，将导电柱与焊点进行焊接，芯片级封装后具有更强的抗变形和更小的翘曲，保证产品的可靠性和一致性。

技术实现思路

[0004]本专利技术所要解决的首要技术问题在于提供一种CSP滤波器的封装结构。
[0005]本专利技术所要解决的另一技术问题在于提供一种CSP滤波器的封装结构的制备方法。
[0006]本专利技术所要解决的另一技术问题在于提供一种电路结构。
[0007]本专利技术所要解决的另一技术问题在于提供一种电子设备。
[0008]为实现上述技术目的，本专利技术采用以下的技术方案：
[0009]根据本专利技术实施例的第一方面，提供一种CSP滤波器的封装结构，包括：
[0010]模组基板，所述模组基板的表面围设有阻焊环；
[0011]芯片，所述芯片的表面形成有光刻胶环，且所述芯片的表面还形成有连接凸柱，所述连接凸柱位于所述光刻胶环所围设的区域内；
[0012]所述芯片倒装在所述模组基板上，以使所述阻焊环与所述光刻胶环相贴合，从而围设成封闭的容纳腔体；所述连接凸柱位于所述容纳腔体内，并与所述模组基板焊接固定；
[0013]塑封层，塑封于所述模组基板的表面，以完全覆盖所述芯片。
[0014]其中较优地，所述阻焊环具有第一预设高度h1，所述光刻胶环具有第二预设高度h2，所述连接凸柱具有第三预设高度H，所述h1、h2和H满足以下关系：H＜h1+h2+5um。
[0015]其中较优地，所述阻焊环与所述光刻胶环相贴合，以使所述阻焊环与所述光刻胶环之间形成预设大小的缝隙；其中，所述预设大小的缝隙小于所述塑封层的塑封材料的颗
粒直径。
[0016]其中较优地，所述芯片的表面形成有用于保护所述芯片的钝化层，所述钝化层的表面开设有电镀槽，且所述电镀槽位于所述光刻胶环所围设的区域内；
[0017]所述电镀槽的底部设有金属引脚，所述金属引脚上电镀形成有所述连接凸柱。
[0018]其中较优地，所述连接凸柱包括第一电镀段和第二电镀段，所述第一电镀段形成于所述金属引脚上，并具有第一预设形状，所述第二电镀段形成于所述第一电镀段的顶部，并具有第二预设形状；其中，形成所述第一电镀段的材料与形成所述第二电镀段的材料不同。
[0019]其中较优地，所述第一电镀段呈圆柱形，并由Cu材料形成；所述第二电镀段呈半球形，并由SnAg材料形成；
[0020]所述第一电镀段呈圆柱形，并由Cu材料形成；所述第二电镀段呈半球形，并由SnAg材料和Ni材料共同形成。
[0021]其中较优地，所述塑封层的塑封材料至少满足：所述塑封材料的颗粒直径大于预设直径；和/或，所述塑封材料的流动速度小于预设流速；和/或，所述塑封材料的粘性大于预设粘性。
[0022]根据本专利技术实施例的第二方面，提供一种CSP滤波器的封装结构的制备方法，包括以下步骤：
[0023]在芯片的表面围设一圈光刻胶围墙，形成光刻胶环；
[0024]在所述光刻胶环围设的区域内，电镀形成连接凸柱；
[0025]在模组基板的表面围设一圈阻焊剂，形成阻焊环；
[0026]将芯片倒装在模组基板上，以使得所述光刻胶环与阻焊环相接触，从而围设成封闭的容纳腔体，并使所述连接凸柱位于所述容纳腔体内，并与所述模组基板的表面相接触；
[0027]通过回流焊，将所述连接凸柱与所述模组基板的表面焊接固定，从而使得所述光刻胶环与所述阻焊环紧密贴合；
[0028]将塑封材料塑封于模组基板的表面，以完全覆盖所述芯片，从而形成CSP滤波器的封装结构。
[0029]根据本专利技术实施例的第三方面，提供一种电路结构，其中包括上述CSP滤波器的封装结构。
[0030]根据本专利技术实施例的第四方面，提供一种电子设备，其中包括上述CSP滤波器的封装结构。
[0031]与现有技术相比较，本专利技术具有以下的技术效果：
[0032]1.当芯片贴装在模组基板上后，光刻胶环、阻焊环配合模组基板的表面和芯片的表面能够共同形成封闭的容纳腔体，以用于对内部的功能元件进行保护，可省去对芯片的覆膜工艺，不仅节约了生产成本，而且简化了生产流程，提高了生产效率。
[0033]2.阻焊环具有第一预设高度h1，光刻胶环具有第二预设高度h2，连接凸柱具有第三预设高度H，h1、h2和H满足以下关系：H＜h1+h2+5um。从而可根据阻焊环和光刻胶环高度的不同，对连接凸柱的高度进行精确控制，以保证最佳的安装效果。
[0034]3.连接凸柱由第一电镀段和第二电镀段分别电镀成型，并分别具有不同的形状，以在焊接过程中缩小阻焊环与光刻胶环之间的缝隙，并保证连接凸柱不会占用过多的空
间。
[0035]4.塑封层的塑封材料满足预设的条件，从而减少塑封材料进入容纳槽的可能性，保证塑封效果。
附图说明
[0036]图1为本专利技术第一实施例提供的一种CSP滤波器的封装结构的结构示意图；
[0037]图2为本专利技术第一实施例中，模组基板与阻焊环的组合结构示意图；
[0038]图3为本专利技术第一实施例中，芯片的结构示意图；
[0039]图4为本专利技术第一实施例中，芯片与连接凸柱的组合结构示意图
[0040]图5为本专利技术第一实施例中，芯片贴装在模组基板上的结构示意图；
[0041]图6为本专利技术第二实施例提供的另一种CSP滤波器的封装结构的制备方法流程图；
[0042]图7为本专利技术第三实施例提供的一种电路结构示意图。
具体实施方式
[0043]下面结合附图和具体实施例对本专利技术的
技术实现思路
进行详细具体的说明。
[0044]&lt;第一实施例&gt;<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种CSP滤波器的封装结构，其特征在于包括：模组基板，所述模组基板的表面围设有阻焊环；芯片，所述芯片的表面形成有光刻胶环，且所述芯片的表面还形成有连接凸柱，所述连接凸柱位于所述光刻胶环所围设的区域内；所述芯片倒装在所述模组基板上，以使所述阻焊环与所述光刻胶环相贴合，从而围设成封闭的容纳腔体；所述连接凸柱位于所述容纳腔体内，并与所述模组基板焊接固定；塑封层，塑封于所述模组基板的表面，以完全覆盖所述芯片。2.如权利要求1所述的封装结构，其特征在于：所述阻焊环具有第一预设高度h1，所述光刻胶环具有第二预设高度h2，所述连接凸柱具有第三预设高度H，所述h1、h2和H满足以下关系：H＜h1+h2+5um。3.如权利要求1所述的封装结构，其特征在于：所述阻焊环与所述光刻胶环相贴合，以使所述阻焊环与所述光刻胶环之间形成预设大小的缝隙；其中，所述预设大小的缝隙小于所述塑封层的塑封材料的颗粒直径。4.如权利要求1所述的封装结构，其特征在于：所述芯片的表面形成有用于保护所述芯片的钝化层，所述钝化层的表面开设有电镀槽，且所述电镀槽位于所述光刻胶环所围设的区域内；所述电镀槽的底部设有金属引脚，所述金属引脚上电镀形成有所述连接凸柱。5.如权利要求4所述的封装结构，其特征在于：所述连接凸柱包括第一电镀段和第二电镀段，所述第一电镀段形成于所述金属引脚上，并具有第一预设形状，所述第二电镀段形成于所述第一电镀段的顶部，并具有第二预设形状...

【专利技术属性】
技术研发人员：葛恒东，洪胜平，周斌，余财祥，
申请(专利权)人：唯捷创芯天津电子技术股份有限公司，
类型：发明
国别省市：