一种功率模块衬底及半导体功率模块制造技术

本实用新型专利技术提供了一种半导体功率模块，包括上衬底和下衬底，下衬底包括沿第一方向排布的第一功率金属敷层和第二功率金属敷层，各设有至少两个沿第二方向排布的功率半导体芯片，第二方向与第一方向垂直；第二方向的一端设有电极，另一端设有门极引脚，从而门极引脚靠近第一功率半导体芯片而远离第二功率半导体芯片；铜箔一端连接门极引脚，另一端的芯片连接部连接功率半导体芯片，从而使得功率半导体芯片与门极引脚连接；第二芯片连接部设于第二功率半导体芯片的附近，第一功率半导体芯片连接部远离第一芯片设置，从而使得第一功率半导体芯片的门极回路路径长度与第二功率半导体芯片的门极回路路径长度相近。片的门极回路路径长度相近。片的门极回路路径长度相近。

【技术实现步骤摘要】
一种功率模块衬底及半导体功率模块


[0001]本技术涉及半导体功率模块
，尤其涉及一种功率模块衬底及半导体功率模块。

技术介绍

[0002]在双面散热塑封的半导体功率模块的结构中(参见附图1)，由于半导体功率模块的两散热面需要被散热器夹持，因此模块的信号端子无法从模块的上下表面(图示z轴方向)直接出线；并且由于模块的左右两侧需要并排放置其他模块或出入水口，因此信号段子往往无法从模块的左右两侧(图示x轴方向)引出。
[0003]故双面散热功率模块的信号端子出线位置往往分布于模块的前后两个方向(如图所示的y轴上，与功率端子同向或对向)，这一限制使得信号端子位置以及衬底铜箔的走线很难以较高地自由度进行布局，难以实现芯片各回路间较均衡的杂感均衡。

技术实现思路

[0004]为了克服上述技术缺陷，本技术的目的在于提供一种均流路径、平衡芯片间的杂散电感的功率模块衬底及半导体功率模块。
[0005]本技术公开了一种功率模块衬底，包括沿第一方向排布的第一功率金属敷层和第二功率金属敷层，所述第一功率金属敷层上设有第一桥臂的功率半导体芯片，所述第二功率金属敷层上设有第二桥臂的功率半导体芯片；所述第一桥臂的功率半导体芯片和所述第二桥臂的功率半导体芯片包括至少两个功率半导体芯片，至少两个功率半导体芯片沿第二方向排布，所述第二方向与所述第一方向垂直；所述至少两个功率半导体芯片包括第一功率半导体芯片和第二功率半导体芯片；所述第二方向的一端设有电极，另一端设有门极引脚，从而所述门极引脚靠近所述第一功率半导体芯片而远离所述第二功率半导体芯片；还包括铜箔，所述铜箔包括引脚连接部和芯片连接部，所述门极引脚设于所述引脚连接部上，所述功率半导体芯片通过接合装置连接所述芯片连接部，从而使得所述功率半导体芯片与所述门极引脚连接；所述芯片连接部包括第一芯片连接部和第二芯片连接部，所述第二芯片连接部设于所述第二功率半导体芯片的附近，所述第一功率半导体芯片连接部远离所述第一芯片设置，从而使得所述第一功率半导体芯片的门极回路路径长度与所述第二功率半导体芯片的门极回路路径长度相近。
[0006]优选的，所述铜箔的所述第一芯片连接部沿所述第一方向延伸或沿所述第二方向延伸。
[0007]优选的，所述铜箔包括第一铜箔和第二铜箔，所述门极引脚包括第一门极引脚和第二门极引脚；所述第一门极引脚设于所述第一铜箔上，所述第二门极引脚设于所述第二铜箔上。
[0008]优选的，所述通用信号端子设于所述门极引脚的同侧；所述通用信号端子相对于所述门极引脚更靠近所述第一功率半导体芯片。
[0009]优选的，所述接合装置为金属材质连接线或带状金属连接件。
[0010]优选的，还包括第三功率金属敷层，所述电极包括第一电极、第二电极和第三电极，所述第一电极设于所述第一功率金属敷层上，所述第二电极设于所述第三功率金属敷层上，所述第三电极设于所述第二功率金属敷层上。
[0011]本技术还公开了一种半导体功率模块，上述的功率模块衬底为所述半导体功率模块衬底的下衬底，所述下衬底的所述第一功率金属敷层上设有第一导电块，所述下衬底的所述第二功率金属敷层上设有第二导电块；还包括上衬底，所述上衬底包括第四功率金属敷层、第五功率金属敷层，所述第四功率金属敷层包括与所述第二功率金属敷层相叠合的第一连通部、所述第五功率金属敷层包括与所述第三功率金属敷层相叠合的第二连通部；所述第一连通部上设有第三导电块，所述第二连通部上设有第四导电块；电流从所述第一电极进入所述下衬底，流经所述第一桥臂的功率半导体芯片、所述第一导电块，通过所述第一导电块进入所述上衬底的所述第四功率金属敷层，接着流入所述第一连通部上的所述第三导电块，通过所述第三导电块进入所述下衬底的第二功率金属敷层，接着流入所述第二导电块；接着通过所述第二导电块进入所述上衬底的所述第五功率金属敷层，接着流入所述第二连通部上的所述第四导电块，通过所述第四导电块进入所述下衬底的第三功率金属敷层，从而从所述第二电极流出所述下衬底；同时，通过所述第二导电块流经所述第二桥臂的功率半导体芯片，从而从所述第三电极流出所述下衬底。
[0012]采用了上述技术方案后，与现有技术相比，具有以下有益效果：
[0013]1.通过改变芯片的门极回路电流路径长度，使得并联芯片的门极回路电流路径长度相近，从而均衡多芯片并联模块内部的不同芯片间的门极回路杂散电感，避免由于芯片间不均衡的门极回路杂感导致开关瞬态的电压电流应力不均衡以及模块可靠性降低的问题。
附图说明
[0014]图1为本技术提供的现有双面散热塑封的半导体功率模块的结构示意图；
[0015]图2为本技术提供的现有技术的下衬底的结构示意图；
[0016]图3为本技术提供的下衬底的结构示意图；
[0017]图4为本技术提供的上衬底的结构示意图；
[0018]图5为本技术提供的上、下衬底装配后的半导体功率模块的侧视图；
[0019]图6为本技术提供的上、下衬底装配封装后的半导体功率模块的结构示意图；
[0020]图7为本技术提供的下衬底与现有技术的下衬底的第一桥臂的功率半导体芯片的门极回路杂散电感对比图表。
[0021]其中：1
‑
一号功率半导体芯片，2
‑
一号功率半导体芯片，3
‑
一号功率半导体芯片，4
‑
一号功率半导体芯片，5
‑
门极引脚，6
‑
第一电极，7
‑
第二电极，8
‑
第三电极，9
‑
第一铜箔，10
‑
第一功率金属敷层，11
‑
第二功率金属敷层，12
‑
第三功率金属敷层，13
‑
第四功率金属敷层，14
‑
第五功率金属敷层14，15
‑
第一导电块15，16
‑
第二导电块16，17
‑
第三导电块17，18
‑
第四导电块，19
‑
下衬底，2
‑
上衬底。
具体实施方式
[0022]以下结合附图与具体实施例进一步阐述本技术的优点。
[0023]这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
[0024]在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率模块衬底，其特征在于，包括沿第一方向排布的第一功率金属敷层和第二功率金属敷层，所述第一功率金属敷层上设有第一桥臂的功率半导体芯片，所述第二功率金属敷层上设有第二桥臂的功率半导体芯片；所述第一桥臂的功率半导体芯片和所述第二桥臂的功率半导体芯片包括至少两个功率半导体芯片，至少两个功率半导体芯片沿第二方向排布，所述第二方向与所述第一方向垂直；所述至少两个功率半导体芯片包括第一功率半导体芯片和第二功率半导体芯片；所述第二方向的一端设有电极，另一端设有门极引脚，从而所述门极引脚靠近所述第一功率半导体芯片而远离所述第二功率半导体芯片；还包括铜箔，所述铜箔包括引脚连接部和芯片连接部，所述门极引脚设于所述引脚连接部上，所述功率半导体芯片通过接合装置连接所述芯片连接部，从而使得所述功率半导体芯片与所述门极引脚连接；所述芯片连接部包括第一芯片连接部和第二芯片连接部，所述第二芯片连接部设于所述第二功率半导体芯片的附近，所述第一芯片连接部远离所述第一功率半导体芯片设置，从而使得所述第一功率半导体芯片的门极回路路径长度与所述第二功率半导体芯片的门极回路路径长度相近。2.根据权利要求1所述的功率模块衬底，其特征在于，所述铜箔的所述第一芯片连接部沿所述第一方向延伸或沿所述第二方向延伸。3.根据权利要求1所述的功率模块衬底，其特征在于，所述铜箔包括第一铜箔和第二铜箔，所述门极引脚包括第一门极引脚和第二门极引脚；所述第一门极引脚设于所述第一铜箔上，所述第二门极引脚设于所述第二铜箔上。4.根据权利要求1所述的功率模块衬底，其特征在于，还包括通用信号端子，所述通用信号端子设于所述门极引脚的同侧；所述通用信号端子相对于所述门极引脚...

【专利技术属性】
技术研发人员：袁乙中，王明阳，
申请(专利权)人：臻驱科技上海有限公司，
类型：新型
国别省市：