一种集成电容器及其制备方法技术

本发明专利技术提供一种集成电容器及其制备方法，该集成电容器包括衬底、介电层、下极板层、第一介质层、凹槽、第二介质层及上极板层，其中，介电层覆盖衬底上表面；下极板层位于介电层的上表面，下极板层沿X方向的长度小于介电层沿X方向的长度；第一介质层中设有凹槽，第一介质层覆盖凹槽两侧介电层的上表面及下极板层的显露表面，凹槽位于下极板层上方，凹槽底面显露出下极板层的上表面；第二介质层覆盖第一介质层上表面及凹槽的内壁和底面；上极板层位于第二介质层的上表面，且上极板层填充凹槽。本发明专利技术通过形成位于第一介质层中的凹槽之后，再依次形成第二介质层及填充凹槽的上极板层，避免了形成凹槽时损伤第二介质层，简化了器件结构。构。构。

【技术实现步骤摘要】
一种集成电容器及其制备方法


[0001]本专利技术属于半导体集成电路制造领域，涉及一种集成电容器及其制备方法。

技术介绍

[0002]随着集成电路制造技术的发展，集成电路的集成度越来越高，集成电路中电子元件的尺寸也越来越小，对集成电路中各电子器件的要求越来越高，集成电容器作为集成电路中常用的一种元器件，其尺寸对其击穿电压的影响明显。
[0003]用于集成电路的集成电容器通常是由下极板层、氮化硅(SiN
x
)电容介质层及上极板层构成，如图1所示，为集成电容器的剖面结构示意图，包括衬底01、介电层02、下极板层03、第一介质层04、凹槽041、第二介质层05、第一上极板层06、第二上极板层07。为了增加电容器的击穿电压，一般通过增加集成电容器的中电容介质层的厚度，但是这种方法会导致器件的电容密度降低；通常通过更换质量更好的电容介质材料来提升器件的击穿电压，这里的质量更好是指电容介质层的缺陷和杂质更少，这就要要求形成电容介质层的不能被损伤，在形成凹槽的过程中极易造成对电容介质层的损伤，增加了制作的电容介质层的难度，制作成本相对较高。
[0004]因此，急需寻找一种降低制作高质量介质层的制作难度及节省制作成本的集成电容器的制备方法。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术技术方案的目的在于提供一种集成电容器及其制备方法，用于解决现有技术中集成电容器的高质量介质层制作困难及制作成本高的问题。
[0006]为实现上述目的及其他相关目的，本专利技术提供了一种集成电容器的制备方法，包括以下步骤：
[0007]提供一衬底，并形成覆盖所述衬底上表面的介电层；
[0008]于所述介电层的上表面形成下极板层，所述下极板层沿X方向的长度小于所述介电层沿X方向的长度；
[0009]形成预设厚度的第一介质层，所述第一介质层覆盖所述介电层的显露上表面和所述下极板层；
[0010]于所述第一介质层中形成凹槽，所述凹槽位于所述下极板层的上方，所述凹槽的底面显露出所述下极板层的上表面；
[0011]形成预设厚度且覆盖所述第一介质层上表面及所述凹槽的内壁和底面的第二介质层，于所述第二介质层的上表面形成预设厚度的上极板层，所述上极板层填充所述凹槽。
[0012]可选地，所述介电层的材质包括氧化硅、氮化硅。
[0013]可选地，所述第一介质层的材质包括聚酰亚胺、二氧化硅。
[0014]可选地，形成所述第一介质层的方法包括旋涂、化学气相沉积、物理气相沉积中的
一种。
[0015]可选地，形成所述第二介质层的方法包括化学气相沉积、物理气相沉积、原子层沉积中的至少一种。
[0016]可选地，所述第二介质层的材质包括SiN
x
、Al2O3、HfO2、ZrO2中的至少一种。
[0017]可选地，所述第一介质层的介电常数小于所述第二介质层的介电常数。
[0018]可选地，形成所述第二介质层之后，形成所述上极板层之前还包括形成电连接所述下极板层的焊垫的步骤。
[0019]可选地，所述上极板层与外电路电连接。
[0020]本专利技术还提供了一种集成电容器，包括：
[0021]衬底；
[0022]介电层，覆盖所述衬底的上表面；
[0023]下极板层，位于所述介电层的上表面，所述下极板层沿X方向的长度小于所述介电层沿X方向的长度；
[0024]第一介质层，所述第一介质层中设有凹槽，所述第一介质层覆盖所述凹槽两侧所述介电层的上表面及所述下极板层的上表面，所述凹槽位于所述下极板上方，所述凹槽底面显露出所述下极板层的上表面；
[0025]第二介质层，覆盖所述第一介质层的上表面及所述凹槽的内壁和底面；
[0026]上极板层，位于所述第二介质层的上表面，且所述上极板层填充所述凹槽。
[0027]如上所述，本专利技术技术方案的集成电容器及其制备方法通过调整制备所述集成电容器的工艺步骤，于形成所述下极板层之后形成覆盖所述介电层显露上表面及所述下极板层的第一介质层，再于所述下极板层上方的所述第一介质层中形成底面显露出所述下极板层上表面的所述凹槽，并形成覆盖所述第一介质层上表面及所述凹的内壁和底面的第二介质层，且所述第二介质层的介电常数高于所述第一介质层的介电常数，于所述下极板层上方的所述第二介质层的上表面形成所述上极板层，利用所述上极板层代替电容器的上极板及电连接上极板的焊垫，省去了形成电容器上极板的步骤，减少了光刻版的数量，节省了成本，简化了工艺步骤及器件的结构，同时避免了形成所述凹槽的过程中对高介电常数的所述第二介质层的损伤，提升了器件中所述第二介质层的质量，且制作方法简单。此外，所述第二介质层的上下表面分别与所述下极板层的上表面及所述上极板层的下表面接触，保证了器件的电容，所述上极板层覆盖所述凹槽外围的所述第二介质层的上表面，并所述上极板层的底部形成了填充凹槽的卡掣结构，使所述上极板层与所述下极板层在X方向上的投影的交叠面积更大，增大器件的电容值，同时卡掣结构可以防止所述上极板层脱落，保证了上极板层的可靠性，继而保证了器件的性能，具有高度产业利用价值。
附图说明
[0028]图1显示为集成电容器的剖面结构示意图。
[0029]图2显示为本专利技术实施例一的集成电容器的制备方法的工艺流程图。
[0030]图3显示为本专利技术实施例一的集成电容器的制备方法的形成介电层后的剖面结构示意图。
[0031]图4显示为本专利技术实施例一的集成电容器的制备方法的形成下极板层后的剖面结
构示意图。
[0032]图5显示为本专利技术实施例一的集成电容器的制备方法的形成第一介质层后的剖面结构示意图。
[0033]图6显示为本专利技术实施例一的集成电容器的制备方法的形成凹槽后的剖面结构示意图。
[0034]图7显示为本专利技术实施例一的集成电容器的制备方法的形成第二介质层后的剖面结构示意图。
[0035]图8显示为本专利技术实施例一的集成电容器的制备方法的形成上极板层后的剖面结构示意图。
[0036]附图标号说明
[0037]01
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
衬底
[0038]02
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介电层
[0039]03
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
下极板层
[0040]04
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一介质层
[0041]041
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
凹槽
[0042]05
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二介质层
[0043]06
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一上极板层
[0044]07
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二上极板层
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电容器的制备方法，其特征在于，包括以下步骤：提供一衬底，并形成覆盖所述衬底上表面的介电层；于所述介电层的上表面形成下极板层，所述下极板层沿X方向的长度小于所述介电层沿X方向的长度；形成预设厚度的第一介质层，所述第一介质层覆盖所述介电层的显露上表面和所述下极板层；于所述第一介质层中形成凹槽，所述凹槽位于所述下极板层的上方，所述凹槽的底面显露出所述下极板层的上表面；形成预设厚度且覆盖所述第一介质层上表面及所述凹槽的内壁和底面的第二介质层，于所述第二介质层的上表面形成预设厚度的上极板层，所述上极板层填充所述凹槽。2.根据权利要求1所述的集成电容器的制备方法，其特征在于：所述介电层的材质包括氧化硅、氮化硅。3.根据权利要求1所述的集成电容器的制备方法，其特征在于：所述第一介质层的材质包括聚酰亚胺、二氧化硅。4.根据权利要求1所述的集成电容器的制备方法，其特征在于：形成所述第一介质层的方法包括旋涂、化学气相沉积、物理气相沉积中的一种。5.根据权利要求1所述的集成电容器的制备方法，其特征在于：形成所述第二介质层的方法包括化学气相沉积、物理气相沉积、原子层沉积中的至少一种。6...

【专利技术属性】
技术研发人员：雷嘉成，彭昊炆，许东，
申请(专利权)人：上海新微半导体有限公司，
类型：发明
国别省市：