System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体器件,特别是涉及一种hemt器件及其制备方法。
技术介绍
1、近年来,随着材料科学的发展,氮化镓材料凭借其优越的物理性质,已广泛应用于电源管理、无线电通讯等众多领域。而氮化镓(gan)基ⅲ族氮化物半导体材料具有很强的自发极化效应和压电极化效应,可显著提高晶体管中二维电子气(two-dimensionalelectron gas,简称2deg)浓度,因而在功率转换、射频及模拟应用中,逐渐替代硅基半导体材料。
2、然而,随着对gan基高电子迁移率晶体管(high electron mobility transistor,简称hemt)研究的深入,发现其击穿电压实际值与理论值仍有较大偏差。经研究发现,这主要是由于在高电子迁移率晶体管工作时,来自势垒层耗尽区中的电场主要集中在栅极靠近漏极一侧的边缘,会使得栅极泄露电流增大,且容易导致击穿,无法最大限度发挥材料的耐压优势。
3、为了提升氮化镓器件的击穿特性,一种常见的办法是使用场板(field plate)结构。场板指的是覆盖在氮化镓器件表面的一层金属板,与器件表面通过介质层隔离,可以对电场进行调节,降低局部的过高电场。但是,在场板边缘仍然存在电场的尖峰,存在尖端放电的问题。同时,由于场板结构的引入,导致晶圆在制备过程中表面出现起伏,不平整的表面降低了后续光刻作业的精度,导致生产良率下降。
4、应该注意,上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明,并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本
技术实现思路
1、鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种hemt器件及其制备方法,用于解决现有技术中采用场板提升氮化镓器件的击穿特性存在尖端放电,以及因场板导致晶圆表面不平整,影响光刻精度,导致生产良率下降等问题。
2、为实现上述目的及其他相关目的,本专利技术提供一种hemt器件,所述hemt器件包括衬底、沟道层、势垒层、p型gan栅极、栅极电极、源极电极及漏极电极;所述沟道层位于衬底上,所述势垒层位于沟道层上,势垒层和沟道层的界面处形成二维电子气;所述p型gan栅极、源极电极及漏极电极间隔分布于势垒层上,所述栅极电极位于所述p型gan栅极上方,源极电极和漏极电极位于p型gan栅极的相对两侧,其中,所述hemt器件中形成有钝化区,所述钝化区自所述p型gan栅极的下部延伸到p型gan栅极与漏极电极之间的势垒层中,且所述钝化区与漏极电极具有间距。
3、可选地,势垒层中的钝化区的深度小于等于势垒层的厚度。
4、可选地,所述势垒层的厚度为10nm-50nm,所述p型gan栅极的厚度为50nm-200nm。
5、可选地,所述p型gan栅极的钝化区的宽度小于所述p型gan栅极宽度的二分之一;和/或,所述p型gan栅极的钝化区的高度小于所述p型gan栅极高度的二分之一。
6、可选地,所述hemt器件还包括覆盖栅极电极的钝化层。
7、可选地,势垒层中的钝化区包括2个以上上下堆叠的氧化层,且上部的氧化层的横向尺寸大于下部氧化层的横向尺寸。
8、可选地,所述衬底的材质包括si、sic和蓝宝石中的若干种。
9、可选地,所述沟道层和衬底之间包括aln成核层、多量子阱缓冲层、al组分渐变缓冲层和gan缓冲层中的若干种。
10、可选地,所述势垒层包括alxga1-xn(0≤x≤1)和inxal1-xn(0≤x≤1)中的一种或两种。
11、可选地,所述栅极电极、源极电极和漏极电极的材质选自ti、al、ni、au和tin中的若干种。
12、本专利技术还提供一种hemt器件的制备方法,其可以用于制备上述任一方案所述的hemt器件,所述制备方法包括:
13、提供衬底,于衬底上依次形成沟道层、势垒层和p型gan层;
14、对p型gan层进行光刻刻蚀以形成p型gan栅极;
15、形成覆盖p型gan栅极和势垒层的保护层:
16、于保护层中形成开口,所述开口显露出p型gan栅极下部的部分侧壁以及部分势垒层;
17、依开口显露出的区域进行钝化处理,以形成自p型gan栅极的下部延伸到势垒层的钝化区;
18、去除所述保护层;
19、于势垒层上形成源极电极和漏极电极,以及于所述p型gan栅极上方形成栅极电极,源极电极和漏极电极间隔设置于p型gan栅极的相对两侧,漏极电极位于p型gan栅极形成有钝化区的一侧,并与钝化区间隔。
20、可选地,进行钝化处理的方法包括热氧化法和/或离子注入。
21、可选地,于保护层中形成开口的方法包括湿法刻蚀。
22、可选地,形成沟道层、势垒层和p型gan层的方法包括外延法。
23、相较于现有技术,本专利技术提供的hemt器件及其制备方法,具有以下有益效果:
24、1)由于部分势垒层被钝化而得到诸如alo/gao等非晶结构,降低该区域的极化强度,意味着该区域的二维电子气(2deg)浓度降低,可达到调制沟道电场,降低栅极靠近漏极一侧边缘漏电的效果,提升器件的击穿特性;
25、2)由于栅极底部部分p型gan层非晶化而失去活性,而顶部部分p型gan层未受影响,因此p型gan栅极形成了类似场板结构,可进一步调节电场分布,提升器件的击穿特性;
26、3)本专利技术的hemt器件没有额外引入金属场板结构,能够实现较平整的晶圆表面,几乎不会对后续光刻工艺精度造成影响;
27、4)工艺简单,易于实现,本专利技术提供的hemt器件的制备可与现有传统工艺完全兼容,不需要额外开发新的工艺/设备。
本文档来自技高网...【技术保护点】
1.一种HEMT器件,其特征在于,所述HEMT器件包括衬底、沟道层、势垒层、P型GaN栅极、栅极电极、源极电极及漏极电极;所述沟道层位于衬底上,所述势垒层位于沟道层上,势垒层和沟道层的界面处形成二维电子气;所述P型GaN栅极、源极电极及漏极电极间隔分布于势垒层上,所述栅极电极位于所述P型GaN栅极上方,源极电极和漏极电极位于P型GaN栅极的相对两侧,其中,所述HEMT器件中形成有钝化区,所述钝化区自所述P型GaN栅极的下部延伸到P型GaN栅极与漏极电极之间的势垒层中,且所述钝化区与漏极电极具有间距。
2.根据权利要求1所述的HEMT器件,其特征在于,势垒层中的钝化区的深度小于等于势垒层的厚度。
3.根据权利要求1所述的HEMT器件,其特征在于,所述势垒层的厚度为10nm-50nm,所述P型GaN栅极的厚度为50nm-200nm。
4.根据权利要求1所述的HEMT器件,其特征在于,所述P型GaN栅极的钝化区的宽度小于所述P型GaN栅极宽度的二分之一;和/或,所述P型GaN栅极的钝化区的高度小于所述P型GaN栅极高度的二分之一。
5.根
6.根据权利要求1所述的HEMT器件,其特征在于,势垒层中的钝化区包括2个以上上下堆叠的氧化层,且上部的氧化层的横向尺寸大于下部氧化层的横向尺寸。
7.根据权利要求1所述的HEMT器件,其特征在于,所述衬底的材质包括Si、SiC和蓝宝石中的若干种;和/或,所述沟道层和衬底之间包括AlN成核层、多量子阱缓冲层、Al组分渐变缓冲层和GaN缓冲层中的若干种;和/或,所述势垒层包括AlxGa1-xN(0≤x≤1)和InxAl1-xN(0≤x≤1)中的一种或两种;和/或,所述栅极电极、源极电极和漏极电极的材质选自Ti、Al、Ni、Au和TiN中的若干种。
8.一种如权利要求1至7任一项所述的HEMT器件的制备方法,其特征在于,所述制备方法包括:
9.根据权利要求8所述的制备方法,其特征在于,进行钝化处理的方法包括热氧化法和/或离子注入。
10.根据权利要求9所述的制备方法,其特征在于,于保护层中形成开口的方法包括湿法刻蚀;和/或,形成沟道层、势垒层和P型GaN层的方法包括外延法。
...【技术特征摘要】
1.一种hemt器件,其特征在于,所述hemt器件包括衬底、沟道层、势垒层、p型gan栅极、栅极电极、源极电极及漏极电极;所述沟道层位于衬底上,所述势垒层位于沟道层上,势垒层和沟道层的界面处形成二维电子气;所述p型gan栅极、源极电极及漏极电极间隔分布于势垒层上,所述栅极电极位于所述p型gan栅极上方,源极电极和漏极电极位于p型gan栅极的相对两侧,其中,所述hemt器件中形成有钝化区,所述钝化区自所述p型gan栅极的下部延伸到p型gan栅极与漏极电极之间的势垒层中,且所述钝化区与漏极电极具有间距。
2.根据权利要求1所述的hemt器件,其特征在于,势垒层中的钝化区的深度小于等于势垒层的厚度。
3.根据权利要求1所述的hemt器件,其特征在于,所述势垒层的厚度为10nm-50nm,所述p型gan栅极的厚度为50nm-200nm。
4.根据权利要求1所述的hemt器件,其特征在于,所述p型gan栅极的钝化区的宽度小于所述p型gan栅极宽度的二分之一;和/或,所述p型gan栅极的钝化区的高度小于所述p型gan栅极高度的二分之一。
5.根据权利要求1所述的h...
【专利技术属性】
技术研发人员:郭德霄,雷嘉成,
申请(专利权)人:上海新微半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。