半导体结构及其制备方法、封装结构技术

本公开涉及一种半导体结构及其制备方法、封装结构，半导体结构的制备方法包括：提供衬底；于衬底上形成目标电容结构，目标电容结构包括依次形成的第一电极及第二电极；目标电容结构包括沟槽电容结构及平面电容结构；至少于第二电极内形成间隔分布的第一导电插塞及第二导电插塞；第一导电插塞在衬底的第二表面的正投影位于沟槽电容结构的第二电极在衬底的第二表面的正投影内，第二导电插塞电连接平面电容结构的第一电极。上述制备方法能够简化工艺步骤并节省工艺材料，以及改善过刻蚀的问题，避免短路，还能够减小电阻以提升半导体导电性能。电性能。电性能。

【技术实现步骤摘要】
半导体结构及其制备方法、封装结构


[0001]本公开涉及半导体
，特别是涉及一种半导体结构及其制备方法、封装结构。

技术介绍

[0002]随着芯片集成度的不断提升，电容的性能也需要提升，采用深沟槽电容器（Deep trench capacitor，简称DTC）替代传统贴片电容成为大势所趋，由于深沟槽电容器在高的偏置电压下仍具有高稳定性及低漏电流，因此，其广泛应用于天线匹配、射频滤波和IC（Integrated Circuit，集成电路）去耦及相关工业领域。
[0003]然而，随着电容层数越来越多，深沟槽电容器的制备工艺及相关性能均需进一步优化。因此，亟需提供一种半导体结构及其制备方法，以改善深沟槽电容器的制程工艺，并提升其整体性能。

技术实现思路

[0004]基于此，本公开提供一种半导体结构及其制备方法、封装结构，能够优化深沟槽电容器的制备工艺，在简化其制程工艺的同时，还能够提高其电学性能。
[0005]根据本公开的各种实施例，一方面提供一种半导体结构的制备方法，包括如下步骤：提供衬底，衬底具有沿其厚度方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供衬底，所述衬底具有沿其厚度方向相对的第一表面及第二表面；于所述衬底上形成目标电容结构，所述目标电容结构包括依次形成的第一电极及第二电极；所述目标电容结构包括经由所述第一表面朝向所述第二表面延伸至所述衬底内的沟槽电容结构，及位于所述第一表面的平面电容结构；所述第二电极的顶面高于所述第一表面，所述第一电极位于所述衬底与所述第二电极之间；至少于所述第二电极内形成间隔分布的第一导电插塞及第二导电插塞；所述第一导电插塞在所述衬底的第二表面的正投影位于所述沟槽电容结构的第二电极在所述衬底的第二表面的正投影内，所述第二导电插塞电连接所述平面电容结构的第一电极。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二导电插塞在所述衬底的第二表面的正投影的面积小于所述第一导电插塞在所述衬底的第二表面的正投影的面积。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述至少于所述第二电极内形成间隔分布的第一导电插塞及第二导电插塞的步骤，包括：于所述平面电容结构远离所述衬底的表面形成硬掩膜层；于所述硬掩膜层远离所述平面电容结构的表面形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，刻蚀所述硬掩膜层及其下方的所述平面电容结构，以至少于所述第二电极内形成间隔分布的第一沟槽及第二沟槽，所述第一沟槽暴露出所述沟槽电容结构的第二电极，所述第二沟槽暴露出所述平面电容结构的第一电极；于所述第一沟槽内形成第一导电插塞，以及于所述第二沟槽内形成第二导电插塞。4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述于所述第一沟槽内形成第一导电插塞，以及于所述第二沟槽内形成第二导电插塞的步骤之前，包括：于所述第一沟槽的侧壁表面形成第一隔离层，以及于所述第二沟槽的侧壁表面形成第二隔离层。5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述硬掩膜层包括朝远离所述衬底的厚度方向依次叠置的保护掩膜层及抗反射层；所述至少于所述第二电极内形成间隔分布的第一沟槽及第二沟槽的步骤之后，所述形成第一隔离层以及所述形成第二隔离层的步骤之前，还包括：去除所述图形化光刻胶层以及剩余的所述抗反射层，剩余的所述保护掩膜层构成第一保护层。6.根据权利要求5所述的半导体结构的制备方法，其...

【专利技术属性】
技术研发人员：王少伟，王春阳，吴双双，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：