电极/电介质阻隔材料构成及结构制造技术

本发明专利技术描述与在电极与电介质材料之间形成阻隔材料有关的方法、设备及系统。一种实例方法包含在半导体制作过程中在存储节点的底部电极材料上形成电介质材料。所述方法进一步包含在所述电介质材料上形成阻隔材料以减少所述电介质材料中的氧空位。所述方法进一步包含在所述阻隔材料上形成顶部电极。含在所述阻隔材料上形成顶部电极。含在所述阻隔材料上形成顶部电极。

【技术实现步骤摘要】
【国外来华专利技术】电极/电介质阻隔材料构成及结构


[0001]本公开大体上涉及半导体装置及方法，且更特定来说涉及在电极与电介质之间形成阻隔材料以减少电介质材料中的氧空位并增加电介质的击穿电压。

技术介绍

[0002]存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，尤其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、铁电式随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)及快闪存储器。一些类型的存储器装置可为非易失性存储器(例如，ReRAM)且可用于需要高存储器密度、高可靠性及低功率消耗的广范围的电子应用。易失性存储器胞(例如，DRAM胞)需要电力来保持其经存储数据状态(例如，经由刷新过程)，与在无电力的情况下保持其经存储状态的非易失性存储器胞(例如，快闪存储器胞)相反。然而，可比各种非易失性存储器胞(例如快闪存储器胞)更快地操作(例如，编程、读取、擦除等等)各种易失性存储器胞(例如DRAM胞)。
附图说明
[0003]图1说明根据本公开的若干实施例的存储节点的实例俯视图，所述存储节点包含形成于存储节点的顶部电极与电介质材料之间的阻隔材料。
[0004]图2说明根据本公开的若干实施例的存储节点的实例俯视图中的另一阻隔材料放置，所述存储节点包含形成于存储节点的底部电极与电介质材料之间的阻隔材料。
[0005]图3说明根据本公开的若干实施例的存储节点的实例俯视图中的另一阻隔材料放置，所述存储节点包含形成于存储节点的顶部电极及底部电极两者与电介质材料之间的阻隔材料。
[0006]图4A说明沿着切割线4
‑
4取得的图1中说明的存储节点的实例横截面侧视图。
[0007]图4B说明根据本公开的若干实施例的存储节点的实例横截面侧视图，所述存储节点包含形成为存储节点的顶部电极与电介质材料之间的“双层”结构的阻隔材料。
[0008]图5是根据本公开的若干实施例的用于在半导体制作过程中在存储节点的顶部电极与电介质材料之间形成阻隔材料的实例方法的流程图。
[0009]图6是根据本公开的若干实施例的用于在半导体制作过程中在存储节点的底部电极与电介质材料之间沉积阻隔材料的实例方法的流程图。
[0010]图7是根据本公开的若干实施例的用于在底部电极与电介质材料及顶部电极与电介质材料两者之间形成阻隔材料的实例方法的流程图。
[0011]图8是根据本公开的若干实施例的可至少部分用于实施实例半导体制作过程的处理设备的表示。
[0012]图9说明包含根据本公开的若干实施例形成的至少一个半导体结构(例如存储器
阵列中的存储节点)的运算系统的功能框图。
具体实施方式
[0013]各种类型的存储器装置(包含易失性及/或非易失性存储器胞阵列(例如，存储器阵列))可包含薄电极，例如，电容器结构中的电极材料。存储器装置还可包含用作存储节点的组件的其它材料的薄层，例如，电容器结构的顶部电极、电介质材料、电容器结构的底部电极。电介质材料可形成于两种电极材料(例如，顶部及底部电极)之间。
[0014]在制作过程期间，尤其在动态随机存取存储器(DRAM)胞后段制作过程(BEOL)制作过程中的存储节点(例如，电容器)形成之后，可发生热或电应力。为了减少由热压力源的负面影响引起的氧空位及/或增加胞的击穿电压，本公开的至少一个实施例包含在存储节点(例如，电容器)的电极与电介质层之间形成阻隔材料。在本文中提供在电容器的电极与电介质层之间形成阻隔材料作为阐释性实例。然而，本公开的实施例不限于此。例如，阻隔材料的实施例可用于其它装置中，例如NAND高k阻挡氧化物，或高k互补金属氧化物半导体(CMOS)结构，或任何其它高k存取装置。实施例还可包含在导电层与电介质层之间以双层及/或梯度方式形成多种阻隔材料。
[0015]归因于在下游处理期间诱发的热应力或归因于在装置的实际操作期间的电应力，可在胞电介质层中产生氧空位。这些缺陷可导致较差电介质泄漏、较低电介质击穿电压及较低装置可靠性。为了减轻此问题，在本文中描述用于在电极与电介质材料之间形成阻隔材料的方法。作为实例，可将阻隔材料沉积于电介质材料与顶部电极之间的电介质材料上及/或底部电极与电介质材料之间的底部电极上。还可将阻隔材料沉积于电介质材料的两侧上。例如，可将第一阻隔材料沉积于底部电极的顶部上、电介质材料下方，而可将第二阻隔材料沉积于电介质材料上方、顶部电极下方。
[0016]半导体结构(例如存储器装置的存储节点)的制造可涉及移动半导体晶片进出各种处理设备，在所述半导体晶片上形成半导体结构。在半导体制作过程中，可“原位(in
‑
situ)”(例如，在处理设备中的适当位置中)及/或“非原位(ex
‑
situ)”(例如，在各种处理设备之间)形成不同结构。各种过程可包含使用多个半导体腔室来执行各种半导体制作过程。因此，在半导体制作过程期间，半导体晶片及形成于其上的半导体结构可在不同半导体制造设备之间运输。
[0017]如所提及，在执行半导体制作过程时，电介质材料可经受来自稍后后段制作过程(BEOL)过程的热应力，此可导致相邻电极从电介质材料清除氧。此类效应在电介质材料中产生氧空位。氧空位可导致较低电介质击穿电压及较高电介质泄漏。根据本文中描述的实施例，阻隔材料可用于防止电介质材料内的氧空位缺陷。本文中所描述的阻隔材料结构及方法可“原位”或“非原位”形成。
[0018]本公开包含与在电极与电介质材料(例如，电容器中的存储胞)之间形成阻隔材料有关的方法、设备及系统。本文中描述的方法的实例包含在半导体制作过程中在存储节点的底部电极材料上形成电介质材料。方法进一步包含在电介质材料与顶部电极之间在电介质材料上形成阻隔材料，以减少例如可在高温BEOL过程中通过通过顶部电极清除氧而出现的氧空位。方法进一步包含在阻隔材料上形成顶部电极。
[0019]在本公开的以下具体实施方式中，参考形成本公开的一部分且其中通过说明展示
可如何实践本公开的一或多个实施例的附图。充分详细地描述这些实施例以使所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例且可在不脱离本公开的范围的情况下作出过程、电及/或结构改变。如本文中使用，“若干”某物可指代一或多个此事物。例如，若干电容器可指代至少一个电容器。
[0020]本文中的图遵循编号惯例，其中首位数字或前几位数字对应于图式的图号且其余数字识别图式中的元件或组件。可通过使用类似数字来识别不同图之间的类似元件或组件。例如，元件符号104可称为图1中的元件“04”，且类似元件可在图2中被称为204。可用参考数字其后接着连字符及另一数字或字母来称为一个图内的多个类似元件。例如，302
‑
1可称为图3中的元件302
‑...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种方法，其包括：在半导体制作过程中在存储节点的底部电极材料上形成电介质材料；在所述电介质材料上形成阻隔材料以减少氧空位；及在所述阻隔材料上形成顶部电极。2.根根据权利要求1所述的方法，其进一步包括在所述底部电极上形成所述阻隔材料作为氮氧化钛(TiO
x
N
y
)膜材料。3.根据权利要求2所述的方法，其进一步包括在介于350
°
(摄氏；C)到550℃之间的范围内的温度下在所述底部电极上形成所述TiO
x
N
y
膜材料。4.根据权利要求2所述的方法，其进一步包括形成所述TiO
x
N
y
膜材料以使所述TiOxNy膜材料中的氧含量在所述TiO
x
N
y
膜材料的3到60原子％之间的范围内。5.根据权利要求1到4中任一权利要求所述的方法，其进一步包括使所述阻隔材料形成为3到20埃之间的范围内的厚度。6.根据权利要求1到4中任一权利要求所述的方法，其进一步包括形成所述阻隔材料以贯穿所述阻隔材料具有均匀氧含量。7.根据权利要求1到4中任一权利要求所述的方法，其进一步包括使所述阻隔材料形成为具有不同氧含量的层的双层材料。8.根据权利要求1到4中任一权利要求所述的方法，其进一步包括使所述阻隔材料形成为在所述电介质材料与所述顶部电极之间具有氧含量的梯度。9.一种方法，其包括：在半导体制作过程中在存储节点的底部电极材料上沉积阻隔材料；在所述阻隔材料上沉积电介质材料；及在所述电介质材料上沉积顶部电极材料。10.根据权利要求9所述的方法，其进一步包括使用原子层沉积(ALD)过程来沉积所述阻隔材料。11.根据权利要求10所述的方法，其中沉积所述阻隔材料包括在介于0到600秒(s)之间的时间范围内与使钛或氮前驱体流动交错迭代地在所述ALD过程中使氧流动到半导体处理腔室中。12.根据权利要求9到11中任一权利要求所述的方法，其中沉积所述顶部电极材料包括使所述顶部电极形成为具有在介于10埃到40埃之间的范围内的厚度。13.根据权利要求9到11中任一权利要求所述的方法，在单面支柱电容器上形成所述阻隔材料。14.根据权利要求9到11中任一权利要求所述的方法，在双面电...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：