存储器子字驱动器布局制造技术

在一些实例中，存储器装置的子字驱动器块包含第一类型的多个作用区及邻近所述第一类型的所述多个作用区的第二类型的多个作用区。所述子字驱动器块进一步包含：多个第一栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第一晶体管；及多个第二栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第二晶体管。由第一子字驱动器及第二子字驱动器共享所述第二晶体管中的每一者。所述第二晶体管中的每一者可包含分别耦合到分别通过所述第一子字驱动器及所述第二子字驱动器驱动的第一及第二字线的漏极及源极。驱动的第一及第二字线的漏极及源极。驱动的第一及第二字线的漏极及源极。

【技术实现步骤摘要】
【国外来华专利技术】存储器子字驱动器布局
[0001]相关申请案的交叉参考
[0002]本申请案主张2020年8月28日申请的第17/006,730号美国专利申请案的优先权，所述申请案的全部内容出于所有目的以引用的方式并入本文中。

技术介绍

[0003]半导体存储器装置(例如动态随机存取存储器(DRAM))包含具有安置于字线与位线之间的相交点处的存储器单元的存储器单元阵列。半导体存储器装置可包含阶层结构化主字线(MWL)及字线。主字线通过相应主字驱动器驱动且定位于上阶层处，且通过行地址的第一部分选择。字线通过相应子字驱动器驱动且定位于下阶层处，且基于通过行地址的第二部分选择的对应主字线及字驱动器线(FX)进行选择。
[0004]归因于半导体制造中的阵列存取装置的按比例缩小，期望减少存储器装置中的晶体管的数目。举例来说，减少子字驱动器中的晶体管的数目及/或改进其布局设计在减小存储器装置的裸片大小方面已成为可期望的。

技术实现思路

[0005]根据本文公开的实施例中的至少一些的系统、方法、设备及装置可比常规子字驱动器减少存储器裸片大小。举例来说，将邻近子字驱动器中的共同晶体管放置于邻近子字驱动器的输出之间，所述配置将子字驱动器块中的晶体管的数目从每子字驱动器平均三个晶体管减少到每子字驱动器2.5个晶体管。此晶体管数目减少可使布局空间减少。此外，具有布线的布线安排及放置的子字驱动器块的布局的各种配置可减少布局设计中的复杂性及空间浪费。
[0006]根据本公开的至少一个实施例，一种半导体装置可包含：子字驱动器块的第一区域，所述第一区域包括：作用区；及多个第一晶体管，其形成于所述作用区上，所述晶体管中的每一者包含：栅极及漏极与源极，其在平面图中分别安置于所述栅极的相对侧上，其中所述漏极及源极中的一者耦合到子字驱动器中的第一对应者的输出且所述漏极及源极中的另一者耦合到所述子字驱动器中的第二对应者的输出。
[0007]根据本公开的至少一个实施例，一种设备可包含：第一类型的多个作用区；多个第一栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第一晶体管；及多个第二栅极电极，其与所述第一类型的所述多个作用区重叠以形成多个第二晶体管，其中所述第二栅极电极中的每一者定位于来自所述多个第一栅极电极的相应第一栅极电极与第二栅极电极之间，其中来自所述多个第一栅极电极的所述第一栅极电极及所述第二栅极电极分别耦合到第一及第二主字线。
[0008]根据本公开的至少一个实施例，一种设备可包含：第一类型的作用区；第一栅极电极，其与所述第一类型的所述作用区重叠以形成第一子字驱动器的第一晶体管；及第二栅极电极，其与所述第一类型的所述作用区重叠以形成第二子字驱动器的第二晶体管；及第三栅极电极，其与所述第一类型的所述作用区重叠以形成第三晶体管，其中第三栅极电极
定位于所述第一栅极电极与所述第二栅极电极之间，其中由所述第一及第二子字驱动器共享所述第三晶体管。
附图说明
[0009]图1是根据本公开中描述的一些实例的半导体装置的框图。
[0010]图2是根据本公开中描述的一些实例的半导体装置的存储体的实例配置的图式。
[0011]图3是根据本公开中描述的一些实例的存储体的一部分的示意图。
[0012]图4是子字驱动器及存储器单元的示意图。
[0013]图5是根据本公开中描述的一些实例的以级联连接耦合的实例子字驱动器的示意图。
[0014]图6是根据本公开中描述的一些实例的以级联连接耦合的实例子字驱动器阵列的示意图。
[0015]图7是根据本公开中描述的一些实例的以级联连接及存储器单元耦合的实例子字驱动器阵列的示意图。
[0016]图8是根据本公开中的实施例的实例子字驱动器的操作中的各种信号的时序图。
[0017]图9是根据本公开中的实施例的实例子字驱动器的操作中的各种信号的时序图。
[0018]图10是根据本公开中描述的一些实例的存储器装置的一部分的实例框图。
[0019]图11A是根据本公开中描述的一些实例的展示作用区的子字驱动器的实例布局图的平面图。
[0020]图11B是根据本公开中描述的一些实例的展示额外层的图11A中的子字驱动器的实例布局图的平面图。
[0021]图11C是根据本公开中描述的一些实例的展示额外层的图11A及11B中的子字驱动器的实例布局图的平面图。
[0022]图12A是根据本公开中描述的一些实例的展示作用区的子字驱动器的实例布局图的平面图。
[0023]图12B是根据本公开中描述的一些实例的展示额外层的图12A中的子字驱动器的实例布局图的平面图。
[0024]图12C是根据本公开中描述的一些实例的展示额外层的图12A及12B中的子字驱动器的实例布局图的平面图。
[0025]图13A是根据本公开中描述的一些实例的展示作用区的子字驱动器的实例布局图的平面图。
[0026]图13B是根据本公开中描述的一些实例的展示额外层的图13A中的子字驱动器的实例布局图的平面图。
[0027]图13C是根据本公开中描述的一些实例的展示额外层的图13A及13B中的子字驱动器的实例布局图的平面图。
具体实施方式
[0028]下文陈述特定细节以提供对本公开的各个实施例的实例的充分理解。然而，应了解，可在无这些特定细节的情况下实践本文中描述的实例。此外，本文中描述的本公开的特
定实例不应解释为将本公开的范围限制于这些特定实例。在其它例子中，尚未详细展示熟知电路、控制信号、时序协议及软件操作以便避免不必要地混淆本公开的实施例。此外，例如“耦合(couples)”及“耦合(coupled)”的术语意味着两个组件可直接或间接电耦合。间接耦合可暗示两个组件通过一或多个中间组件耦合。不按比例绘制通过图式展示的各种半导体结构的形状及尺寸。举例来说，布局图仅提供为实例，且可针对实际半导体装置修改形状及尺寸。
[0029]图1是根据本公开中描述的一些实例的半导体装置10的框图。在本公开的一些实施例中，半导体装置10可为动态随机存取存储器(DRAM)。半导体装置10包含存储器单元阵列11。存储器单元阵列11包含彼此相交的多条字线WL及多条数据线DL，其中存储器单元(MC)安置于相交点处。可通过相应子字驱动器SWD驱动WL。为了清楚起见，图1中仅展示一个WL、SWD、DL及MC。多条主字线MWL及字驱动器线FX可提供到存储器单元阵列11中的相应SWD。举例来说，通过行解码器电路12实行主字线MWL及字驱动器线FX的选择，且通过列解码器电路13实行数据线DL的选择。在一些实例中，可通过相应字驱动器FXD 46驱动字驱动器线FX。可通过相应主字驱动器(MWD)44驱动主字线MWL。举例来说，存储器装置可具有128条主字线及提供相应主字线的128个主字驱动器。
[0030]在一些实例中，半导体装置10可包含布置成多个存储体的多个存储器单元阵列11。半导体装置10还可包含多个行解码器电路12及多个本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其包括：子字驱动器块的第一区域，所述第一区域包括：作用区；及多个第一晶体管，其形成于所述作用区上，所述晶体管中的每一者包含：栅极；及漏极及源极，其在平面图中分别安置于所述栅极的相对侧上，其中所述漏极及源极中的一者耦合到子字驱动器中的第一对应者的输出且所述漏极及源极中的另一者耦合到所述子字驱动器中的第二对应者的输出。2.根据权利要求1所述的半导体装置，其中所述第一晶体管中的每一者的所述栅极耦合到相应字驱动器线。3.根据权利要求1所述的半导体装置，其进一步包括与所述作用区重叠以形成多个第二晶体管的多个栅极电极。4.根据权利要求3所述的半导体装置，其中所述多个栅极电极中的每一者耦合到相应主字线。5.根据权利要求3所述的半导体装置，其中所述第一晶体管及所述第二晶体管具有相同导电类型。6.根据权利要求3所述的半导体装置，其中来自所述多个第一晶体管的第一晶体管定位于来自所述多个第二晶体管的第二晶体管与来自所述多个第二晶体管的第三晶体管之间，其中所述第二及第三晶体管的所述栅极分别包括来自所述多个栅极电极的第一栅极电极及第二栅极电极。7.根据权利要求6所述的半导体，其中所述第一栅极电极耦合到第一主字线且所述第二栅极电极耦合到第二主字线。8.根据权利要求7所述的半导体，其中：所述第一晶体管及所述第二晶体管彼此邻近以共享耦合到所述存储器单元阵列的第一字线的第一接触件；且所述第一晶体管及所述第三晶体管彼此邻近以共享耦合到所述存储器单元阵列的第二字线的第二接触件。9.根据权利要求8所述的半导体，其中进一步包括来自所述多个第二晶体管的第四晶体管，其中所述第四晶体管邻近所述第二晶体管以与所述第二晶体管共享第三接触件，且其中所述第三接触件耦合到非作用电势。10.根据权利要求3所述的半导体，其进一步包括子字驱动器块的第二区域，所述第二区域邻近第一区且包括：作用区；及多个第三晶体管，其形成于所述作用区及所述多个栅极电极的相应栅极电极上；其中所述第一晶体管及所述第二晶体管具有第一导电类型且所述第三晶体管具有第二导电类型。11.根据权利要求10所述的半导体，其中所述第一导电类型是n沟道类型且所述第二导电类型是p沟道类型。12.根据权利要求11所述的半导体装置，其中所述第二区域包括第一子区及第二子区，
其中所述第一区域经安置于所述第二区域的第二区的所述第一与第二子区之间。13.根据权利要求11所述的半导体装置，...

【专利技术属性】
技术研发人员：白子剛史，横道政宏，李奎锡，黄祥珉，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：