磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统技术方案

本发明专利技术公开了一种磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统，其中，该方法包括：第一控制器和第二控制器向系统缓存区域发送各自的信息；系统缓存区域将来自第一控制器的信息和来自第二控制器的信息进行比较，并根据比较结果进行第一控制器与第二控制器的信息同步。通过在双控制器的背板上设置系统缓存区域，并通过该系统缓存区域实现双控制器的信息对比和更新，避免了由于相关技术中双控制器结构中两个控制器同步需要经过查询、答复等复杂的消息交互过程导致ＣＰＵ占用率高、系统性能差的问题，本发明专利技术只需要直接上传信息，并在有必要时才进行控制器信息更新，能够节省系统资源，减少控制器ＣＰＵ占用率，并且提高整个系统的性能。

【技术实现步骤摘要】

本专利技术涉及，并且特别地，涉及一种磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统。
技术介绍
在目前所使用的存储产品中，通常会采用磁盘阵列。磁盘阵列能够将若干磁盘驱 动器按照一定要求组成一个整体，整个磁盘阵列通常可以由控制器管理。 控制器是磁盘阵列的核心模块，也是介于主机和磁盘之间的控制单元。通常，控制 器上配置有专门为输入/输出(1即ut/0utput，简称为I/O)进行优化的处理器以及一定数 量的高速缓冲存储器(可称为cache)。控制器上的中央处理单元(Central Processing Unit，简称为CPU)和cache可以共同实现对来自主机系统的I/O请求的操作、以及实现对 磁盘阵列的独立磁盘冗余阵列(Redundant Array oflnd印endent disks,简称为RAID)管 理。 具体地，在实际处理过程中，可以由控制器接受并处理来自主机的I/O请求，并且 可以将磁盘阵列上的cache则作为I/O缓冲池，从而达到有效提高磁盘阵列的读写响应速 度、以及改善磁盘阵列的性能的目的。 通常，磁盘阵列可以通过一个控制器连接主机及磁盘，并且在进行数据传输的过 程中，需要在磁盘阵列的容错功能下达到数据的完整性。但是，磁盘阵列控制器同样会发生 故障，此时就会出现数据丢失的现象。 针对这种数据丢失的问题，目前已经提出了双控制器的架构。与单控制器存储系 统不同，双控系统的区别在于并行系统具有多个CPU，各个处理机具有共享内存或私有局 部内存、或两者兼备；每个处理机均具有本地高速缓存，并且各个处理机之间可以通过共享 总线或交换网络进行通讯。不论两个控制器配置为活跃-活跃(active-active)还是活 跃-备用(active-standby)，这种双控制器的结构都能为用户提供高可用特性，而且能够 支持热插拔功能，从而有助于实现简单的无单点故障，为用户提供的7天*24小时的不间断 业务。 图1为相关技术中双控制器通道连接的示意图。在图1所示的结构中，控制器A 和控制器B与背板相连接，并且控制器A和控制器B均经由磁盘侧的千兆位接口转换器接 口 (Giga Bitratelnterface Converter,简称为GBIC)接口连接至光纤通道磁盘环(如图 l所示的光纤通道磁盘环1、光纤通道磁盘环2、光纤通道磁盘环3、和光纤通道磁盘环4)，再 连接至磁盘通道接口 ；此外，控制器A通过控制器A光纤通道主机环1和控制器A光纤通道 主机环2连接至主机侧的不同GBIC接口 ，且这些GBIC接口进一步连接至主机通道接口 ；此 外，控制器B通过控制器B光纤通道主机环1和控制器B光纤通道主机环2连接至主机侧 的不同GBIC接口 ，且这些GBIC接口进一步连接至主机通道接口 。 图2是相关技术中存储标准所规定的双控制器模式的结构示意图。在图2所示的 结构中，包括两个控制器(即，控制器A和控制器B)、两个控制器的电源、风扇、以及16块硬盘，并且，两个控制器通过背板上的SAS通道进行交互，以达到双控制器间的信息和状态同 步，每个控制器还包括各自的闪存器(flash)和非易失性随机接入存储器(Non-volatile Random Access Memory,简称为NVRAM)。 为了保证双控制器磁盘阵列系统的正常运行，其中一个关键点是两个控制器之间 的信息同步，即，两个控制器间需要进行状态和配置信息的交互。 通常，为了实现双控制器间的冗余和磁盘阵列系统的高可用性，在一个控制器 (称为控制器A)出现故障时，需要另一个控制器(称为控制器B)能够及时得到控制器A的 故障状态信息，并接管在控制器A上运行的程序和后台任务等。此后，在控制器A被一个新 的控制器替换后，系统会进行两个控制器间的信息同步过程，此时控制器B会将接管的程 序和后台任务返回给控制器A，系统恢复正常状态。 具体地，当两个控制器处于active-standby模式时，两者互为冗余，任何一个控 制器发生故障时，另一个控制器都仍然正常工作。当两个控制器处于active-active模式 时，两个控制器都有各自的任务需要处理，如果其中一个控制器故障时，另一个控制器仍然 可以正常工作，且在获悉对方控制器故障时可以接管原来由对方控制器运行的程序和后台 操作，在对方控制器被新控制器替换且恢复正常两个控制器同步后，将接管的任务归还给 对方控制器。 在当前存储标准所规定的双控制器模式中，两个控制器的同步是依靠控制器A和 B互相查询对方的信息和状态以更改自身的信息和状态来实现的，且该过程可以通过背 板上的串行连接小型计算机系统接口 (Serial Attached SCSI (Small Computer System Interface,小型计算机系统接口 )，简称为SAS)通道来实现。双控制器分别按照系统设置 的时间间隔通过SAS通道访问对方控制器，以获取对方控制器的最新信息，获取的信息可 以包括控制器的配置信息与控制器的当前状态，根据获取的信息可以随时更新本控制器的 信息，进而达到双控制器之间的信息同步。 基于图1和图2所示的结构，在进行信息同步时，一个控制器，例如，控制器A，能 够以固定时间间隔向另一个控制器B发起信息查询请求，以获取对方控制器的当前状态信 息和配置信息，控制器B在收到查询请求后将所需信息发送到发起请求的控制器A，该控制 器A在接收到信息后与本控制器当前信息进行对比，如果发现不一致且对方控制器信息更 新时间晚于本控制器，则立即更新本控制器，类似地，控制器B也可以向控制器A发送查询请求，获取控制器A的信息，并确定是否在本地进行更新，从而达到两个控制器间的信息同止 少。 可以看出，在上述处理过程中，两个控制器的交互和同步都需要经过查询、回复、 更新三个过程，这样就会出现频繁发送和接收信息的现象，导致控制器CPU的使用率比较 高，从而增大了系统负载。 针对目前双控制器信息同步过程中由于控制器之间信息交互过程复杂导致控制 器CPU使用率高、系统负载大的问题，尚未提出有效的解决方案。
技术实现思路
考虑到相关技术中双控制器信息同步过程中由于控制器之间信息交互过程复杂 导致控制器CPU使用率高、系统负载大的问题而做出本专利技术，为此，本专利技术的主要目的在于提供一种磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统。 根据本专利技术的一个方面，提供了一种磁盘阵列中双控制器信息的同步方法，该方 法用于实现双控制器中的第一控制器和第二控制器的信息同步，其中，在该双控制器的背 板设置有系统缓存区域。 根据本专利技术的磁盘阵列中双控制器信息的同步方法包括第一控制器和第二控制 器向系统缓存区域发送各自的信息；系统缓存区域将来自第一控制器的信息和来自第二控 制器的信息进行比较，并根据比较结果进行第一控制器与第二控制器的信息同步。 其中，第一控制器和第二控制器向系统缓存区域发送各自的信息的方式可以包 括以各自的预定时间间隔发送各自的信息。 此外，系统缓存区域将来自第一控制器的信息和来自第二控制器的信息进行比较 的处理具体可以包括系统缓存区域判断来自第一控制器的信息和来自第二控制器的信息 是否相同；在判断结果为否的情况下，系统缓存区域根据来自第一控制器的信息中携带的 更新时间与来本文档来自技高网...

【技术保护点】
一种磁盘阵列中双控制器信息的同步方法，用于实现所述双控制器中的第一控制器和第二控制器的信息同步，其特征在于，所述双控制器的背板设置有系统缓存区域，所述方法包括：所述第一控制器和所述第二控制器向所述系统缓存区域发送各自的信息；所述系统缓存区域将来自所述第一控制器的信息和来自所述第二控制器的信息进行比较，并根据比较结果进行所述第一控制器与所述第二控制器的信息同步。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘婷，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]