一种低功耗栅压自举电荷泵电路制造技术

本发明专利技术公开一种低功耗栅压自举电荷泵电路，属于集成电路领域，包括电荷泵电路、栅压自举电路和微电流源偏置电路。所述微电流源偏置电路通过偏置电压来定义偏置电流，然后通过电流镜结构镜像至所述栅压自举电路中为其启动提供初始化状态；所述栅压自举电路通过时钟电平倍增与逻辑控制电路实现对PMOS开关管的开启与关断；所述电荷泵电路采用四级PMOS管串联形式，实现将低电源电压升至所需的高电压输出。本发明专利技术的电路结构简单，具有低功耗、电荷转移效率高的特点，可实现将低电压升压至高电压稳定输出。稳定输出。稳定输出。

【技术实现步骤摘要】
一种低功耗栅压自举电荷泵电路


[0001]本专利技术涉及集成电路
，特别涉及一种低功耗栅压自举电荷泵电路。

技术介绍

[0002]随着便携式电池驱动消费类电子产品的快速发展，为了延长电池寿命或者充电时间间隔，需要尽可能减小电荷泵的静态电流；同时基于半导体制造工艺和集成电路设计能力不断提高，片上系统(SOC)技术成为当前大规模集成电路的发展趋势，所使用电源电压通常较低(5V以下)，为高压电荷泵电路设计带来了困难。因此，设计出一种具有低功耗、高效电荷转移能力的输出高电压电荷泵电路显得十分重要。

技术实现思路

[0003]本专利技术的目的在于提供一种低功耗栅压自举电荷泵电路，以解决
技术介绍
中的问题。
[0004]为解决上述技术问题，本专利技术提供了一种，包括电荷泵电路、栅压自举电路和微电流源偏置电路；
[0005]所述微电流源偏置电路通过偏置电压来定义偏置电流，然后通过电流镜结构镜像至所述栅压自举电路中为其启动提供初始化状态；
[0006]所述栅压自举电路通过时钟电平倍增与控制电荷泵电路的Y系列时钟信号实现对PMOS开关管的开启与关断，所述Y系列时钟信号由逻辑控制电路产生；
[0007]所述电荷泵电路采用四级PMOS管串联形式，实现将低电源电压升至所需的高电压输出。
[0008]在一种实施方式中，所述微电流源偏置电路包括电流源I1、NMOS管MN1～MN5和PMOS管MP1～MP2；
[0009]所述电流源I1的正端接电源VDD，负端与NMOS管MN1的漏端连接，NMOS管MN1的栅端与其自身漏端连接，源端接公共地GND；NMOS管MN2的栅端与NMOS管MN1的栅端连接，漏端同时与PMOS管MP1的栅端和漏端连接；NMOS管MN2的源端接公共地GND；PMOS管MP1的源端接电源VDD；PMOS管MP2的源端与电源VDD连接，栅端与PMOS管MP1的栅端相连，漏端同时与NMOS管MN3的栅端和漏端相连；NMOS管MN3的源端接公共地GND；NMOS管MN4的栅端与NMOS管MN3的栅端相连，漏端接入所述栅压自举电路中，源端接公共地GND；NMOS管MN5的栅端与NMOS管MN3的栅端相连，漏端接入所述栅压自举电路中，源端接公共地GND。
[0010]在一种实施方式中，所述栅压自举电路包括PMOS管MP3～MP9、电容C1～C6、反相器INV1～INV2和NPN型BJT管Q1；
[0011]PMOS管MP3的源端接所述电荷泵电路的输出电压Vout，栅端与自身漏端相连接，并同时连接PMOS管MP4的源端和PMOS管MP5的源端；PMOS管MP4的栅端与自身漏端连接，并与所述微电流源偏置电路中NMOS管MN4的漏端相接；电容C1的上极板接PMOS管MP4的漏端，下极板接逻辑控制电路的第一输出Y0；反相器INV1的输入端与逻辑控制电路的第一输出Y0连
接，输出端接电容C2的下极板；电容C2的上极板接PMOS管MP5的漏端，PMOS管MP5的栅端与PMOS管MP4的栅端相连，源端接PMOS管MP4的源端；
[0012]NPN型BJT管Q1的基极、集电极相接且与所述电荷泵电路的输出电压Vout相连，发射极同时接PMOS管MP6的源端和PMOS管MP7的源端；PMOS管MP6的漏端与自身栅端相接，并与所述微电流源偏置电路中NMOS管MN5的漏端相连；
[0013]电容C3的上极板接PMOS管MN6的漏端，下极板接逻辑控制电路的第二输出Y1N；反相器INV2的输入端与逻辑控制电路的第二输出Y1N连接，输出端接电容C4的下极板；电容C4的上极板接PMOS管MP7的漏端；PMOS管MP7的栅端接PMOS管MP6的栅端，源端接PMOS管MP6的源端；PMOS管MP8的栅端接逻辑控制电路的第三输出Y1，漏端接电源VDD，源端与电容C5的上极板相连，电容C5的下极板接逻辑控制电路的第四输出Y2；PMOS管MP9的栅端接逻辑控制电路的第五输出Y0N，漏端接PMOS管MP8的源端，源端接电容C6的上极板；电容C6的下极板接公共地GND，上极板同时与反相器INV1、反相器INV2的电源输入V
DD_INV
相接。
[0014]在一种实施方式中，所述电荷泵电路包括电容C7～C11、PMOS管MP10～MP13；
[0015]电容C7的上极板接电源VDD，下极板接公共地GND；PMOS管MP10的栅端与反相器INV1的输出端相连，漏端接电源VDD，源端接电容C8的上极板；电容C8的下极板接逻辑控制电路的第六输出Y2N，上极板接PMOS管MP11的漏端；PMOS管MP11的栅端与反相器INV2的输出端相连，漏端与PMOS管MP10的源端相接，源端与电容C9的上极板相接；电容C9的上极板接PMOS管MP12的漏端，下极板接逻辑控制电路的第四输出Y2；PMOS管MP12的栅端接PMOS管MP5的漏端，漏端接PMOS管MP11的源端，源端接电容C10的上极板；电容C10的上极板接PMOS管MP13的漏端，下极板接逻辑控制电路的第六输出Y2N；PMOS管MP13的栅端接PMOS管MP7的漏端，漏端接PMOS管MP12的源端，源端接电容C11的上极板；电容C11的上极板与输出电压Vout连接，下极板接公共地GND。
[0016]在本专利技术提供的一种低功耗栅压自举电荷泵电路中，电荷泵电路与栅压自举电路、微电流源偏置电路构成负反馈控制环路，使得保证电荷泵电路工作偏置在较低的静态电流模式下；所述栅压自举电路将电荷泵电路的时钟控制信号逻辑电平倍增，使得在较低电源输入下控制开关管能够完全关闭与开启，使得每一级电荷转移效率提高，抑制电荷共享的发生，实现将低电压升压至高电压输出。本专利技术的电路结构简单，具有低功耗、电荷转移效率高的特点，可实现将低电压升压至高电压稳定输出。
附图说明
[0017]图1是本专利技术提供的一种低功耗栅压自举电荷泵电路结构示意图。
[0018]图2是本专利技术提供的一种低功耗栅压自举电荷泵电路正常工作逻辑控制时序图。
具体实施方式
[0019]以下结合附图和具体实施例对本专利技术提出的一种低功耗栅压自举电荷泵电路作进一步详细说明。根据下面说明，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0020]本专利技术提供了一种低功耗栅压自举电荷泵电路，其原理结构如图1所示，包括微电
流源偏置电路、栅压自举电路和电荷泵电路。所述微电流源偏置电路通过偏置电压来定义偏置电流，然后通过电流镜结构镜像至所述栅压自举电路中，为栅压自举电路的启动提供初始化状态；所述栅压自举电路通过时钟电平倍增与控制电荷泵电路的Y系列时钟信号实现对PMOS开关管的开启与关断，所述Y系列时钟信号由逻辑控制电路产生；所述电荷泵电路采用四级PMOS管串联形式，可以实现将低电源电压升至所需的高电压输出。
[0021]请继续参阅图1，所述微电流源偏置电路包括电流源I1、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低功耗栅压自举电荷泵电路，其特征在于，包括电荷泵电路、栅压自举电路和微电流源偏置电路；所述微电流源偏置电路通过偏置电压来定义偏置电流，然后通过电流镜结构镜像至所述栅压自举电路中为其启动提供初始化状态；所述栅压自举电路通过时钟电平倍增与控制电荷泵电路的Y系列时钟信号实现对PMOS开关管的开启与关断，所述Y系列时钟信号由逻辑控制电路产生；所述电荷泵电路采用四级PMOS管串联形式，实现将低电源电压升至所需的高电压输出。2.如权利要求1所述的低功耗栅压自举电荷泵电路，其特征在于，所述微电流源偏置电路包括电流源I1、NMOS管MN1～MN5和PMOS管MP1～MP2；所述电流源I1的正端接电源VDD，负端与NMOS管MN1的漏端连接，NMOS管MN1的栅端与其自身漏端连接，源端接公共地GND；NMOS管MN2的栅端与NMOS管MN1的栅端连接，漏端同时与PMOS管MP1的栅端和漏端连接；NMOS管MN2的源端接公共地GND；PMOS管MP1的源端接电源VDD；PMOS管MP2的源端与电源VDD连接，栅端与PMOS管MP1的栅端相连，漏端同时与NMOS管MN3的栅端和漏端相连；NMOS管MN3的源端接公共地GND；NMOS管MN4的栅端与NMOS管MN3的栅端相连，漏端接入所述栅压自举电路中，源端接公共地GND；NMOS管MN5的栅端与NMOS管MN3的栅端相连，漏端接入所述栅压自举电路中，源端接公共地GND。3.如权利要求2所述的低功耗栅压自举电荷泵电路，其特征在于，所述栅压自举电路包括PMOS管MP3～MP9、电容C1～C6、反相器INV1～INV2和NPN型BJT管Q1；PMOS管MP3的源端接所述电荷泵电路的输出电压Vout，栅端与自身漏端相连接，并同时连接PMOS管MP4的源端和PMOS管MP5的源端；PMOS管MP4的栅端与自身漏端连接，并与所述微电流源偏置电路中NMOS管MN4的漏端相接；电容C1的上极板接PMOS管MP4的漏端，下极板接逻辑控制电路的第一输出Y0；反相器INV1的输入端与逻辑控制电路的第一输出Y0连接，输出端接电容C2的下极板；电容C2的上极板接PMOS管MP5的漏端，PMOS管MP5的栅端与PMOS管MP4的栅端相连...

【专利技术属性】
技术研发人员：吴世财，张昊璞，黄少卿，肖培磊，宣志斌，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：