集成芯片封装方法及集成芯片封装结构技术

本发明专利技术公开了一种集成芯片封装方法及集成芯片封装结构，集成芯片封装方法包括：提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，在所述第一表面形成功能区以及与所述功能区电连接的第一重布线层；提供临时基板，将所述临时基板键合于所述晶圆的第一表面；在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层；剥离所述临时基板；在所述晶圆的第一表面设置与所述第一重布线层电连接的功能芯片，或者，在所述晶圆的第二表面设置与所述第二重布线层电连接的功能芯片。本发明专利技术集成芯片封装方法及集成芯片封装结构，其能够简化集成芯片的封装结构，降低集成芯片的封装成本。封装成本。封装成本。

【技术实现步骤摘要】
集成芯片封装方法及集成芯片封装结构


[0001]本专利技术是关于半导体封装
，特别是关于一种集成芯片封装方法及集成芯片封装结构。

技术介绍

[0002]MEMS芯片以及ASIC芯片可以采用与集成电路类似的生成技术，可以大量利用集成电路的成熟技术以及工艺进行大批量、低成本的生产，生成高性能的MEMS芯片以及ASIC芯片。MEMS芯片与ASIC芯片的一体封装的封装结构开辟了一个全新的
和产业，基于所述封装结构制作的微传感器、微执行器、微型构件、微机械光学器件、真空微电子器件、电力电子器件等在航空、航天、汽车、生物医学、环境监控、军事以及几乎人们所接触到的所有领域中都有着十分广阔的应用前景。
[0003]现有技术中，一般的MEMS芯片与ASIC芯片的封装结构较为复杂，且制作成本较高。因此，如何提供一种结构简单以及制作成本较低的MEMS芯片与ASIC芯片的封装结构以及封装方法是半导体器件领域一个亟待解决的问题。
[0004]公开于该
技术介绍
部分的信息仅仅旨在增加对本专利技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

[0005]本专利技术的目的在于提供一种集成芯片封装方法及集成芯片封装结构，其能够简化集成芯片(MEMS芯片与ASIC芯片)的封装结构，降低集成芯片(MEMS芯片与ASIC芯片)的封装成本。
[0006]为实现上述目的，本专利技术的实施例提供了一种集成芯片封装方法，包括：
[0007]提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，在所述第一表面形成功能区以及与所述功能区电连接的第一重布线层；
[0008]提供临时基板，将所述临时基板键合于所述晶圆的第一表面；
[0009]在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层；
[0010]剥离所述临时基板；
[0011]在所述晶圆的第一表面设置与所述第一重布线层电连接的功能芯片，或者，在所述晶圆的第二表面设置与所述第二重布线层电连接的功能芯片。
[0012]在本专利技术的一个或多个实施方式中，在剥离所述临时基板的步骤之后，还包括：在所述第一重布线层上形成第一焊接凸起的步骤。
[0013]在本专利技术的一个或多个实施方式中，在剥离所述临时基板的步骤之前，还包括：在所述第二重布线层上形成第二焊接凸起的步骤。
[0014]在本专利技术的一个或多个实施方式中，通过UV照射方式剥离所述临时基板。
[0015]在本专利技术的一个或多个实施方式中，在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层，包括：
[0016]对所述晶圆的第二表面进行刻蚀；
[0017]在所述晶圆的第二表面形成绝缘层；
[0018]在所述绝缘层上形成电性连接所述第一重布线层的第二重布线层；
[0019]在所述第二重布线层上形成阻焊层。
[0020]在本专利技术的一个或多个实施方式中，在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层，包括：
[0021]于所述晶圆的第二表面形成通孔，所述通孔暴露所述第一重布线层；
[0022]在所述通孔的侧壁以及所述晶圆的第二表面形成绝缘层；
[0023]于所述通孔内形成导电柱，所述导电柱电连接所述第一重布线层；
[0024]在所述晶圆的第二表面形成电连接所述导电柱的第二重布线层；
[0025]在所述第二重布线层上形成防焊层。
[0026]在本专利技术的一个或多个实施方式中，还包括切割所述晶圆的步骤。
[0027]在本专利技术的一个或多个实施方式中，还包括在所述晶圆设置有功能芯片的相对面设置印刷电路板的步骤。
[0028]本专利技术一实施方式还提供了一种集成芯片封装结构，包括：
[0029]第一芯片，具有相对设置的第一表面和第二表面，所述第一表面形成有功能区以及与所述功能区电连接的第一重布线层，所述第二表面形成有第二重布线层，所述第一重布线层与所述第二重布线层之间电性连接；
[0030]功能芯片，设置于所述第一芯片的第一表面且与所述第一重布线层电性连接，或者，设置于所述第一芯片的第二表面且与所述第二重布线层电性连接。
[0031]在本专利技术的一个或多个实施方式中，所述第一芯片的第一重布线层上形成有第一焊接凸起，所述功能芯片与所述第一重布线层通过所述第一焊接凸起电性连接。
[0032]在本专利技术的一个或多个实施方式中，所述第一芯片的第一表面和第二表面之间的距离为300～500μm。
[0033]在本专利技术的一个或多个实施方式中，所述第一芯片的第二重布线层上形成有第二焊接凸起，所述功能芯片与所述第二重布线层通过所述第二焊接凸起电性连接。
[0034]在本专利技术的一个或多个实施方式中，还包括印刷电路板，所述印刷电路板设置于所述第一芯片未设置所述功能芯片的表面。
[0035]与现有技术相比，本专利技术实施方式的集成芯片封装方法，通过临时基板配合晶圆级封装，极大简化了集成芯片的封装工艺和封装结构，降低了封装成本。
附图说明
[0036]图1是本专利技术一实施方式的集成芯片封装方法的工艺流程图；
[0037]图2a～2i是本专利技术一实施方式的集成芯片封装方法的原理示意图。
[0038]图3是本专利技术一实施方式的集成芯片封装结构的结构示意图；
[0039]图4是本专利技术另一实施方式的集成芯片封装结构的结构示意图。
具体实施方式
[0040]下面结合附图，对本专利技术的具体实施方式进行详细描述，但应当理解本专利技术的保
护范围并不受具体实施方式的限制。
[0041]除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
[0042]如
技术介绍
所言，现有的MEMS芯片与ASIC芯片的封装，其封装工艺过于复杂，制作成本较高。
[0043]为了解决上述技术问题，本专利技术提供了一种集成芯片封装方法及集成芯片封装结构，集成芯片封装方法采用晶圆级封装方式，配合临时基板的设置，极大地简化了集成芯片的封装工艺和封装结构，降低了封装成本。
[0044]如图1所示，本专利技术一实施方式提供了一种集成芯片封装方法，包括：
[0045]步骤101：提供晶圆，晶圆包括相对设置的第一表面和第二表面。
[0046]参考图2a和图2b所示，提供一晶圆10。图2a为晶圆10的俯视图，图2b为图2a在AA1方向的切面图。晶圆10包括相对设置的第一表面10a和第二表面10b。
[0047]步骤102：在晶圆的第一表面形成功能区以及与功能区电连接的第一重布线层。
[0048]参考图2c所示，在晶圆10的第一表面10a上形成多个阵列排布的功能区101以及与功能区101电连接的第一重布线层102，每个功能区10本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片封装方法，其特征在于，包括：提供晶圆，所述晶圆包括相对设置的第一表面和第二表面，在所述第一表面形成功能区以及与所述功能区电连接的第一重布线层；提供临时基板，将所述临时基板键合于所述晶圆的第一表面；在所述晶圆的第二表面形成电性连接所述第一重布线层的第二重布线层；剥离所述临时基板；在所述晶圆的第一表面设置与所述第一重布线层电连接的功能芯片，或者，在所述晶圆的第二表面设置与所述第二重布线层电连接的功能芯片。2.如权利要求1所述的集成芯片封装方法，其特征在于，在剥离所述临时基板的步骤之后，还包括：在所述第一重布线层上形成第一焊接凸起的步骤。3.如权利要求1所述的集成芯片封装方法，其特征在于，在剥离所述临时基板的步骤之前，还包括：在所述第二重布线层上形成第二焊接凸起的步骤。4.如权利要求1所述的集成芯片封装方法，其特征在于，通过UV照射方式剥离所述临时基板。5.如权利要求1所述的集成芯片封装方法，其特征在于，还包括切割所述晶圆的步骤。6.如权利要求1所述的集成芯片封装方法，其...

【专利技术属性】
技术研发人员：谢国梁，
申请(专利权)人：苏州思萃车规半导体产业技术研究所有限公司，
类型：发明
国别省市：