半导体器件、半导体芯片及其制造方法技术

一种半导体器件、半导体芯片及其制造方法，其中，所述半导体器件包括：半导体衬底，所述半导体衬底的正面具有器件结构，所述半导体衬底的背面适于被一具有电网络的基板承载；隔离层，位于所述半导体衬底的背面，所述隔离层用于阻隔所述半导体衬底和所述基板以限制电流流动。采用本公开方案使得芯片背面能够接任意电位，有利于改善芯片兼容性。有利于改善芯片兼容性。有利于改善芯片兼容性。

【技术实现步骤摘要】
半导体器件、半导体芯片及其制造方法


[0001]本专利技术涉及半导体
，具体地涉及一种半导体器件、半导体芯片及其制造方法。

技术介绍

[0002]目前市面上存在一种包含高边开关的功率分配(power distribution)芯片。这种功率分配芯片在单片或多片芯片(die)上集成了控制电路和功率金属
‑
氧化物半导体场效应晶体管(简称金氧半场效晶体管，Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor，MOSFET)。
[0003]目前主流的功率分配芯片产品中，功率MOSFET通常采用垂直工艺制造，控制电路部分则采用横向工艺制造。产品的封装采用有引脚(lead)有散热焊盘(thermal pad)的封装形式，具体采用引线键合(bonding wire)工艺，芯片背面的散热焊盘兼顾散热和接最高电位(Vin)。对于使用按前述方式制造的功率分配芯片的用户，会在印刷电路板(Printed circuit board，PCB)上设计相应的电连接图案，如使PCB板上的散热焊盘也接最高电位。按这种工艺制造的芯片不需要单独的Vin引脚，能够节省管脚数量，但缺点在于工艺复杂，主流代工厂(foundry)无法提供这种工艺，需要用户自行设计制备工艺。
[0004]如果直接用BCD(Bipolar
‑
CMOS
‑
DMOS，其中，Bipolar是用于高精度处理模拟信号的双极晶体管，CMOS是用于设计数字控制电路的互补金属氧化物半导体，DMOS是用于开发电源和高压开关器件的双扩散金属氧化物半导体)工艺制造功率分配芯片，由于BCD工艺是代工厂提供的通用工艺，因而具有普适性强的优点。但是，当采用有引脚的封装方案时，由于BCD的衬底通常接地，导致衬底贴到散热焊盘上时散热焊盘也必须接地。而现有PCB板上散热焊盘通常接最高电位，两者电位的不匹配导致用BCD工艺制造的功率分配芯片无法和现有市面上的PCB板做管脚到管脚(pin
‑
to
‑
pin，也称pin
‑2‑
pin)兼容。
[0005]对于其他采用BCD工艺制备得到的芯片，由于散热焊盘需要根据芯片上功能器件的电网络布局进行设计，因而也存在散热焊盘上的电网络布局无法和现有市面上PCB板上铜的电网络布局匹配的问题，影响散热效果。

技术实现思路

[0006]本专利技术解决的技术问题是如何使芯片背面能够接任意电位，以改善芯片兼容性。
[0007]为解决上述技术问题，本专利技术实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底的正面具有器件结构，所述半导体衬底的背面适于被一具有电网络的基板承载；隔离层，位于所述半导体衬底的背面，所述隔离层用于阻隔所述半导体衬底和所述基板以限制电流流动。
[0008]可选的，所述基板上的电网络适于连接第一电位，所述半导体衬底适于连接第二电位，所述第二电位和第一电位独立设置。
[0009]可选的，所述基板上的电网络根据目标PCB板上相应位置的电网络确定。
[0010]可选的，所述器件结构采用横向工艺形成于所述半导体衬底的正面。
[0011]可选的，所述隔离层包括：绝缘层，用于绝缘所述半导体衬底和所述基板上的电网络。
[0012]可选的，所述隔离层包括：反偏层，用于和所述半导体衬底配合形成反偏二极管。
[0013]可选的，所述半导体衬底包括P型衬底，所述反偏层包括N型掺杂层。
[0014]为解决上述技术问题，本专利技术实施例还提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底的正面形成有器件结构，所述半导体衬底的背面适于被一具有电网络的基板承载；在所述半导体衬底的背面形成隔离层，所述隔离层用于阻隔所述半导体衬底和所述基板以限制电流流动。
[0015]可选的，所述基板上的电网络适于连接第一电位，所述半导体衬底适于连接第二电位，所述第二电位和第一电位独立设置。
[0016]可选的，所述基板上的电网络根据目标PCB板上相应位置的电网络确定。
[0017]可选的，所述器件结构采用横向工艺形成于所述半导体衬底的正面。
[0018]可选的，所述在所述半导体衬底的背面形成隔离层包括：对所述半导体衬底的背面进行减薄处理；在处理后的所述半导体衬底的背面形成绝缘层，以绝缘所述半导体衬底和所述基板上的电网络。
[0019]可选的，所述在所述半导体衬底的背面形成隔离层包括：对所述半导体衬底的背面进行减薄处理；在处理后的所述半导体衬底的背面形成反偏层，以和所述半导体衬底配合形成反偏二极管。
[0020]可选的，所述半导体衬底包括P型衬底，所述在所述半导体衬底的背面形成反偏层，以和所述半导体衬底配合形成反偏二极管包括：在所述P型衬底的背面生成N型掺杂层，以形成所述反偏二极管。
[0021]为解决上述技术问题，本专利技术实施例还提供一种半导体芯片，包括：上述半导体器件；封装结构，包括适于与所述半导体器件电连接的引线框架，所述引线框架的基板适于承载所述半导体器件，其中，所述隔离层位于所述半导体衬底的背面和所述基板之间。
[0022]可选的，所述基板上的电网络和所述器件结构上相同电位的电网络通过引线电连接。
[0023]可选的，所述半导体芯片还包括：粘贴层，位于所述隔离层和所述基板之间，所述粘贴层用于粘结所述半导体器件和所述基板。
[0024]为解决上述技术问题，本专利技术实施例还提供一种半导体芯片的制造方法，包括：提供上述半导体器件；将所述半导体器件电连接至封装结构的引线框架，以得到所述半导体芯片，其中，所述半导体器件承载于所述引线框架的基板，所述隔离层位于所述半导体衬底的背面和所述基板之间。
[0025]可选的，所述将所述半导体器件连接至封装结构的引线框架包括：将所述半导体器件通过粘结材料粘贴至所述基板；从所述半导体衬底的正面打线至所述引线框架的引脚，以电连接所述器件结构和对应的引脚。
[0026]可选的，所述将所述半导体器件连接至封装结构的引线框架还包括：从所述半导体衬底的正面打线至所述基板，以电连接所述基板上的电网络和所述器件结构上相同电位的电网络。
[0027]与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：
[0028]本专利技术实施例提供一种半导体器件，包括：半导体衬底，所述半导体衬底的正面具有器件结构，所述半导体衬底的背面适于被一具有电网络的基板承载；隔离层，位于所述半导体衬底的背面，所述隔离层用于阻隔所述半导体衬底和所述基板以限制电流流动。
[0029]较之现有半导体器件直接将半导体衬底的背面作为和基板连接的连接面，本实施方案增设隔离层作为半导体器件和基板连接的连接面。由此，通过隔离层的阻隔避免半导体衬底和基板上的电网络直接导通。
[0030]进一步，较之现有半导体衬底和基板上的电网络本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：半导体衬底，所述半导体衬底的正面具有器件结构，所述半导体衬底的背面适于被一具有电网络的基板承载；隔离层，位于所述半导体衬底的背面，所述隔离层用于阻隔所述半导体衬底和所述基板以限制电流流动。2.根据权利要求1所述的半导体器件，其特征在于，所述基板上的电网络适于连接第一电位，所述半导体衬底适于连接第二电位，所述第二电位和第一电位独立设置。3.根据权利要求1所述的半导体器件，其特征在于，所述基板上的电网络根据目标PCB板上相应位置的电网络确定。4.根据权利要求1所述的半导体器件，其特征在于，所述器件结构采用横向工艺形成于所述半导体衬底的正面。5.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述隔离层包括：绝缘层，用于绝缘所述半导体衬底和所述基板上的电网络。6.根据权利要求1至4中任一项所述的半导体器件，其特征在于，所述隔离层包括：反偏层，用于和所述半导体衬底配合形成反偏二极管。7.根据权利要求6所述的半导体器件，其特征在于，所述半导体衬底包括P型衬底，所述反偏层包括N型掺杂层。8.一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底的正面形成有器件结构，所述半导体衬底的背面适于被一具有电网络的基板承载；在所述半导体衬底的背面形成隔离层，所述隔离层用于阻隔所述半导体衬底和所述基板以限制电流流动。9.根据权利要求8所述的制造方法，其特征在于，所述基板上的电网络适于连接第一电位，所述半导体衬底适于连接第二电位，所述第二电位和第一电位独立设置。10.根据权利要求8所述的制造方法，其特征在于，所述基板上的电网络根据目标PCB板上相应位置的电网络确定。11.根据权利要求8所述的制造方法，其特征在于，所述器件结构采用横向工艺形成于所述半导体衬底的正面。12.根据权利要求8至11中任一项所述的制造方法，其特征在于，所述在所述半导体衬底的背面形成隔离层包括：对所述半导体衬底的背面进行减薄处理；在处理后的所述半导体衬底的背面形...

【专利技术属性】
技术研发人员：叶正煜，
申请(专利权)人：瓴芯电子科技无锡有限公司，
类型：发明
国别省市：