一种高侧功率开关及其检测电路的校准方法技术

本申请公开了一种高边开关，包括功率晶体管；耦合到所述功率晶体管的检测模块，配置为对所述功率晶体管的输出电流进行检测；电荷泵，耦合到所述功率晶体管的控制极和所述检测模块的控制端；所述检测模块包括第一晶体管，其控制极与第一极分别耦合到所述功率晶体管的控制极和第一极；运算放大器，其两个输入端分别耦合到所述功率晶体管的第二极和所述第一晶体管的第二极；第二晶体管，其耦合在所述第一晶体管的第二极和检测模块的输出端之间，其控制极耦合到所述运算放大器的输出端；以及耦合到所述运算放大器的校准模块，所述校准模块配置为在所述检测模块对所述功率晶体管的输出电流进行检测前，对所述运算放大器进行校准。本申请还提供了相应的校准方法。本申请还提供了相应的校准方法。本申请还提供了相应的校准方法。

【技术实现步骤摘要】
一种高侧功率开关及其检测电路的校准方法


[0001]本申请涉及电气控制领域，尤其涉及一种高侧功率开关及其检测电路的校准方法。

技术介绍

[0002]在很多情况下，都需要对高侧功率开关芯片(以下简称高边开关)的输出电流进行检测，以确保该开关处在正常工作的状态。图1所示为现有的包含检测模块的高边开关部分电路示意图。该高边开关可以包括功率器件例如功率晶体管11，输出电流检测模块12以及耦合到二者的控制端的电荷泵13。
[0003]检测模块12可以包括一个与功率晶体管11类型相同例如都是NMOS，尺寸成比例的晶体管121。检测模块12中晶体管121与功率晶体管11的偏置情况相同，从而在晶体管121所在的支路上获得与功率晶体管11输出电流成比例的电流。具体来说，晶体管121与功率晶体管11的控制极或栅极都耦合到电荷泵13的输出端，二者的第一极都耦合到电源VS，并且通过将晶体管121第二极的电压维持在与功率晶体管11的第二极相同的水平。
[0004]根据一个实施例，检测模块12还可以包括耦合到晶体管121第二极的晶体管122(例如PMOS晶体管，当然也可以是其他类型的晶体管)。
[0005]根据一个实施例，检测模块12还可以包括运算放大器124，功率晶体管11的第二极可以耦合到运算放大器124的正输入端，晶体管121的第二极可以耦合到运算放大器124的负输入端，运算放大器124的输出端耦合到晶体管122的控制极或栅极。当功率晶体管11和晶体管121导通时，利用运算放大器124构成的反馈回路，运算放大器124的两个输入端电压相等，则晶体管122导通，在节点CS可以检测到流经晶体管121的电流Ics。
[0006]由于晶体管121与功率晶体管11类型相同尺寸成比例，且二者的三端偏置电压均相同，因此理论上Ics和功率晶体管输出电流Iout的比例与晶体管121与功率晶体管11的尺寸比例相同，所以可以通过检测Ics从而推知功率晶体管输出电流Iout的情况。
[0007]然而，运算放大器往往具有一定的输入失调现象存在，误差可能达到毫伏的数量级。而功率晶体管的导通电阻通常很小(例如约几十毫欧到几百毫欧),因而在功率晶体管的输出为小电流(例如几毫安)的情况下,功率晶体管上的压降也很小,例如仅几百微伏。此情况下,运算放大器的输入失调甚至大于功率晶体管上的压降,这会导致无法对功率晶体管的输出电流进行精确的检测。

技术实现思路

[0008]针对现有技术中存在的技术问题，本申请提出了一种高边开关，包括功率晶体管；耦合到所述功率晶体管的检测模块，配置为对所述功率晶体管的输出电流进行检测；电荷泵，耦合到所述功率晶体管的控制极和所述检测模块的控制端；所述检测模块包括，第一晶体管，其控制极与第一极分别耦合到所述功率晶体管的控制极和第一极；运算放大器，其两个输入端分别耦合到所述功率晶体管的第二极和所述第一晶体管的第二极；第二晶体管，
其耦合在所述第一晶体管的第二极和检测模块的输出端之间，其控制极耦合到所述运算放大器的输出端；以及耦合到所述运算放大器的校准模块，所述校准模块配置为在所述检测模块对所述功率晶体管的输出电流进行检测前，对所述运算放大器进行校准。
[0009]特别的，所述检测模块还包括第一开关，其耦合在所述运算放大器的两个输入端之间；第二开关，其耦合在所述运算放大器的第一输入端和所述功率晶体管的第二极之间；第三开关，其耦合在所述运算放大器的第二输入端和所述第一晶体管的第二极之间；第四开关，其耦合在所述运算放大器的输出端和所述第二晶体管的控制极之间；以及第五开关，其耦合在所述运算放大器的第一输入端与电源之间或者第二输入端与电源之间；当所述第一开关和所述第五开关闭合时，所述第二开关、所述第三开关和所述第四开关断开，所述校准模块配置为对所述运算放大器校准；当所述第一开关和所述第五开关断开时，所述第二开关、所述第三开关和所述第四开关闭合，所述检测模块配置为对所述功率晶体管的输出电流进行检测。
[0010]特别的，所述校准模块包括逻辑单元，其输入端耦合到运算放大器的输出端，配置为基于所述运算放大器的输出信号确定控制码；以及DAC转换单元，其输入端耦合到所述逻辑单元的输出端，其输出端耦合到所述运算放大器的控制端，配置为基于所述控制码确定所述运算放大器的控制信号。
[0011]特别的，所述校准模块还包括缓冲单元，其耦合在所述运算放大器的输出端和所述逻辑单元的输入端之间，配置为对所述运算放大器的输出转化为满幅的信号。
[0012]特别的，所述控制码为N位的二进制数，N为大于等于2的整数，所述逻辑单元配置为确定i是否等于N，其中i为大于等于1小于等于N的整数；当i不等于N时，接收所述运算放大器的输出信号；当所述运算放大器的输出信号为高电平时，减小所述控制码，并且使i等于i+1；当所述运算放大器的输出信号为低电平时，增大所述控制码,并且使i等于i+1；当i等于N时，将当前控制码作为用于校准所述运算放大器的最终控制码提供给所述DAC转换单元。
[0013]特别的，所述控制码的初始值为2
N
‑1，增大或减小所述控制码的步长为2
N
‑1‑
i
。
[0014]特别的，所述逻辑单元配置为接收所述运算放大器的输出信号，并与上一时钟周期接收到的运算放大器的输出信号比较，如果不同，则将上一时钟周期的控制码作为用于校准所述运算放大器的最终控制码提供给所述DAC转换单元。
[0015]特别的，所述逻辑单元配置为接收所述运算放大器的输出信号，并与上一时钟周期接收到的运算放大器的输出信号比较，如果相同，则重复上一时钟周期对控制码的操做。
[0016]特别的，所述控制码为N位的二进制数，N为大于等于2的整数，控制码的初始值为2
N
‑1，所述逻辑单元配置为，当运算放大器的初始输出信号为高电平，或者当运算放大器的输出信号与上一时钟周期相同且为高电平，减小控制码，步长为1。
[0017]特别的，所述控制码为N位的二进制数，N为大于等于2的整数，控制码的初始值为2
N
‑1，所述逻辑单元配置为当运算放大器的初始输出为低电平，或者当运算放大器的输出信号与上一时钟周期相同且为低电平，增大控制码，步长为1。
[0018]本申请还提供了一种电子设备，包括如前任一所述的高边开关。
[0019]本申请还提供了一种高边开关检测电路的校准方法，其中对高边开关的输出信号进行检测之前，该检测电路的运算放大器的两个输入端彼此短接，运算放大器输出端耦合
到校准模块，运算放大器控制端接收校准模块提供的基于控制码产生的控制信号，所述控制码为N位的二进制数，N为大于等于2的整数，控制码的初始值为2
N
‑1；所述方法包括接收运算放大器的输出信号；基于所述运算放大器的输出信号，增大或减小所述控制码，并产生最终控制码用于对所述运算放大器的校准。
[0020]特别的，基于所述运算放大器的输出信号，增大或减小本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高边开关，包括功率晶体管；耦合到所述功率晶体管的检测模块，配置为对所述功率晶体管的输出电流进行检测；电荷泵，耦合到所述功率晶体管的控制极和所述检测模块的控制端；所述检测模块包括，第一晶体管，其控制极与第一极分别耦合到所述功率晶体管的控制极和第一极；运算放大器，其两个输入端分别耦合到所述功率晶体管的第二极和所述第一晶体管的第二极；第二晶体管，其耦合在所述第一晶体管的第二极和检测模块的输出端之间，其控制极耦合到所述运算放大器的输出端；以及耦合到所述运算放大器的校准模块，所述校准模块配置为在所述检测模块对所述功率晶体管的输出电流进行检测前，对所述运算放大器进行校准。2.如权利要求1所述的高边开关，其中所述检测模块还包括第一开关，其耦合在所述运算放大器的两个输入端之间；第二开关，其耦合在所述运算放大器的第一输入端和所述功率晶体管的第二极之间；第三开关，其耦合在所述运算放大器的第二输入端和所述第一晶体管的第二极之间；第四开关，其耦合在所述运算放大器的输出端和所述第二晶体管的控制极之间；以及第五开关，其耦合在所述运算放大器的第一输入端与电源之间或者第二输入端与电源之间；当所述第一开关和所述第五开关闭合时，所述第二开关、所述第三开关和所述第四开关断开，所述校准模块配置为对所述运算放大器校准；当所述第一开关和所述第五开关断开时，所述第二开关、所述第三开关和所述第四开关闭合，所述检测模块配置为对所述功率晶体管的输出电流进行检测。3.如权利要求1或2所述的高边开关，其中所述校准模块包括逻辑单元，其输入端耦合到运算放大器的输出端，配置为基于所述运算放大器的输出信号确定控制码；以及DAC转换单元，其输入端耦合到所述逻辑单元的输出端，其输出端耦合到所述运算放大器的控制端，配置为基于所述控制码确定所述运算放大器的控制信号。4.如权利要求3所述的高边开关，其中所述校准模块还包括缓冲单元，其耦合在所述运算放大器的输出端和所述逻辑单元的输入端之间，配置为对所述运算放大器的输出转化为满幅的信号。5.如权利要求3所述的高边开关，其中所述控制码为N位的二进制数，N为大于等于2的整数，所述逻辑单元配置为确定i是否等于N，其中i为大于等于1小于等于N的整数；当i不等于N时，接收所述运算放大器的输出信号；当所述运算放大器的输出信号为高电平时，减小所述控制码，并且使i等于i+1；当所述运算放大器的输出信号为低电平时，增大所述控制码,并且使i等于i+1；当i等于N时，将当前控制码作为用于校准所述运算放大器的最终控制码提供给所述DAC转换单元。
6.如权利要求5所述的高边开关，其中所述控制码的初始值为2
N
‑1，增大或减小所述控制码的步长为2
N
‑1‑
i
。7.如权利要求3所述的高边开关，其中所述逻辑单元配置为接收所述运算放大器的输出信号，并与上一时钟周期接收到的运算放大器的输出信号比较，如果不同，则将上一时钟周期的控制码作为用于校准所述运算放大器的最终控制码提供给所述DAC转换单元。8.如权利要求7所述的高边开...

【专利技术属性】
技术研发人员：秦松，陆玮，
申请(专利权)人：瓴芯电子科技无锡有限公司，
类型：发明
国别省市：