数据接收装置、数据接收方法、存储介质及电子设备制造方法及图纸

本申请提供数据接收装置、数据接收方法、存储介质及电子设备。所述装置包括：时钟信号接收模块，被配置为接收数据总线中的时钟信号，并对所述时钟信号进行延迟处理以生成一系列备选时钟信号；第一时钟信号获取模块，被配置为从所述一系列备选时钟信号中获取第一时钟信号；第二时钟信号获取模块，被配置为从所述一系列备选时钟信号中获取第二时钟信号；偶数据接收模块，被配置为利用所述第一时钟信号接收所述数据总线中的数据以获取其中的偶数据；奇数据接收模块，被配置为利用所述第二时钟信号接收所述数据总线中的数据以获取其中的奇数据；数据对齐模块，被配置为将奇数据和偶数据进行对齐。所述数据接收装置能够正确接收数据总线中的数据。收数据总线中的数据。收数据总线中的数据。

【技术实现步骤摘要】
数据接收装置、数据接收方法、存储介质及电子设备


[0001]本申请属于通信
，涉及一种接收装置，特别是涉及一种数据接收装置、数据接收方法、存储介质及电子设备。

技术介绍

[0002]以太网(Ethernet)通信中，物理层(Physical Layer，PHY)和介质访问控制层(Media Access Control，MAC)之间的RGMII(Reduced Gigabit Media Independent Interface，精简吉比特介质独立接口)总线的时钟频率为125Mhz，采用双边沿触发时钟，其数据速率为250Mhz。现有技术中，经常会出现接收器无法正确接收数据的情形，导致MAC层和物理层之间的通信质量较差。

技术实现思路

[0003]本申请提供一种数据接收装置、数据接收方法、存储介质及电子设备，目的之一是提升MAC层和物理层之间的通信质量。
[0004]第一方面，本申请提供一种数据接收装置，所述数据接收装置包括：时钟信号接收模块，被配置为接收数据总线中的时钟信号，并对所述时钟信号进行延迟处理以生成一系列备选时钟信号；第一时钟信号获取模块，被配置为从所述一系列备选时钟信号中获取第一时钟信号；第二时钟信号获取模块，被配置为从所述一系列备选时钟信号中获取第二时钟信号；偶数据接收模块，被配置为利用所述第一时钟信号接收所述数据总线中的数据以获取其中的偶数据，其中所述第一时钟信号的触发沿位于所述偶数据的有效窗口内；奇数据接收模块，被配置为利用所述第二时钟信号接收所述数据总线中的数据以获取其中的奇数据，其中所述第二时钟信号的触发沿位于所述奇数据的有效窗口内；数据对齐模块，被配置为将所述奇数据和所述偶数据进行对齐。
[0005]在第一方面的一种实现方式中，所述时钟信号接收模块包括延迟锁相环电路，所述延迟锁相环电路被配置为输入所述时钟信号并通过其延迟线生成所述一系列备选时钟信号。
[0006]在第一方面的一种实现方式中，所述延迟线包括至少一个第一延迟单元和至少一个第二延迟单元，所述第一时钟信号获取模块与各所述第一延迟单元相连，所述第二时钟信号获取模块与各所述第二延迟单元相连。
[0007]在第一方面的一种实现方式中，所述第一延迟单元和所述第二延迟单元包含的延迟单元相同、部分相同或者相异。
[0008]在第一方面的一种实现方式中，所述第一时钟信号获取模块包括第一数据选择器，所述第一数据选择器被配置为根据接收到的第一选择信号从所述一系列备选时钟信号中获取所述第一时钟信号；所述第二时钟信号获取模块包括第二数据选择器，所述第二数据选择器被配置为根据接收到的第二选择信号从所述一系列备选时钟信号中获取所述第二时钟信号。
[0009]在第一方面的一种实现方式中，所述偶数据接收模块包括第一触发器，和/或所述奇数据接收模块包括第二触发器，其中：所述第一触发器的数据输入端被配置为输入所述数据总线中的数据，所述第一触发器的时钟输入端被配置为输入所述第一时钟信号，所述第一触发器的输出端被配置为输出所述偶数据；所述第二触发器的数据输入端被配置为输入所述数据总线中的数据，所述第二触发器的时钟输入端被配置为输入所述第二时钟信号，所述第二触发器的输出端被配置为输出所述奇数据。
[0010]在第一方面的一种实现方式中，所述数据对齐模块包括第三触发器，所述第三触发器的输入端被配置为输入所述偶数据，所述第三触发器的时钟输入端被配置为输入所述第二时钟信号，所述第三触发器的输出端被配置为输出与所述奇数据相对齐的偶数据。
[0011]第二方面，本申请提供一种数据接收方法，所述数据接收方法包括：接收数据总线中的时钟信号，并对所述时钟信号进行延迟处理以生成一系列备选时钟信号；从所述一系列备选时钟信号中获取第一时钟信号；从所述一系列备选时钟信号中获取第二时钟信号，所述第二时钟信号相对于所述时钟信号的延迟大于所述第一时钟信号；利用所述第一时钟信号接收所述数据总线中的数据以获取其中的偶数据，其中所述第一时钟信号的触发沿位于所述偶数据的有效窗口内；利用所述第二时钟信号接收所述数据总线中的数据以获取其中的奇数据，其中所述第二时钟信号的触发沿位于所述奇数据的有效窗口内；将所述奇数据和所述偶数据进行对齐。
[0012]第三方面，本申请提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现本申请第二方面所述的数据接收方法。
[0013]第四方面，本申请提供一种电子设备，所述电子设备包括：存储器，存储有一计算机程序；处理器，与所述存储器通信相连，调用所述计算机程序时执行本申请第二方面所述的数据接收方法。
[0014]如上所述，本申请实施例提供的数据接收装置通过偶数据接收模块利用第一时钟信号接收偶数据，通过奇数据接收模块利用第二时钟信号接收奇数据。由于第一时钟信号的触发沿位于偶数据的有效窗口内，第二时钟信号的触发沿位于奇数据的有效窗口内，因而能够解决因时钟信号和数据延迟失配、时钟信号和/或数据占空比失真等导致的数据无法正确接收的问题。
附图说明
[0015]图1A显示为MAC层与物理层通信的示意图。
[0016]图1B至图1D显示为MAC与物理层通信过程中的波形图。
[0017]图2显示为本申请一实施例所述的数据接收装置的结构示意图。
[0018]图3显示为本申请一实施例中延迟锁相环电路的结果示意图。
[0019]图4A显示为本申请一实施例所述的数据接收装置的结构示意图。
[0020]图4B和图4C显示为本申请一实施例所述的数据接收装置的相关波形图。
[0021]图5显示为本申请一实施例所述的数据接收方法的流程图。
[0022]图6显示为本申请一实施例所述的电子设备的结构示意图。
[0023]元件标号说明
[0024]100
ꢀꢀꢀꢀꢀꢀꢀ
数据接收装置
[0025]110
ꢀꢀꢀꢀꢀꢀꢀ
时钟信号接收模块
[0026]120
ꢀꢀꢀꢀꢀꢀꢀ
第一时钟信号获取模块
[0027]130
ꢀꢀꢀꢀꢀꢀꢀ
第二时钟信号获取模块
[0028]140
ꢀꢀꢀꢀꢀꢀꢀ
偶数据接收模块
[0029]150
ꢀꢀꢀꢀꢀꢀꢀ
奇数据接收模块
[0030]160
ꢀꢀꢀꢀꢀꢀꢀ
数据对齐模块
[0031]200
ꢀꢀꢀꢀꢀꢀꢀ
数据接收装置
[0032]210
ꢀꢀꢀꢀꢀꢀꢀ
延迟锁相环电路
[0033]220
ꢀꢀꢀꢀꢀꢀꢀ
第一数据选择器
[0034]230
ꢀꢀꢀꢀꢀꢀꢀ
第二数据选择器
[0035]240
ꢀꢀꢀꢀꢀꢀꢀ
第一触发器
[0036]250
ꢀꢀꢀꢀꢀꢀꢀ
第二触发器
[0037]260...

【技术保护点】

【技术特征摘要】
1.一种数据接收装置，其特征在于，所述数据接收装置包括：时钟信号接收模块，被配置为接收数据总线中的时钟信号，并对所述时钟信号进行延迟处理以生成一系列备选时钟信号；第一时钟信号获取模块，被配置为从所述一系列备选时钟信号中获取第一时钟信号；第二时钟信号获取模块，被配置为从所述一系列备选时钟信号中获取第二时钟信号；偶数据接收模块，被配置为利用所述第一时钟信号接收所述数据总线中的数据以获取其中的偶数据，其中所述第一时钟信号的触发沿位于所述偶数据的有效窗口内；奇数据接收模块，被配置为利用所述第二时钟信号接收所述数据总线中的数据以获取其中的奇数据，其中所述第二时钟信号的触发沿位于所述奇数据的有效窗口内；数据对齐模块，被配置为将所述奇数据和所述偶数据进行对齐。2.根据权利要求1所述的数据接收装置，其特征在于，所述时钟信号接收模块包括延迟锁相环电路，所述延迟锁相环电路被配置为输入所述时钟信号并通过其延迟线生成所述一系列备选时钟信号。3.根据权利要求2所述的数据接收装置，其特征在于，所述延迟线包括至少一个第一延迟单元和至少一个第二延迟单元，所述第一时钟信号获取模块与各所述第一延迟单元相连，所述第二时钟信号获取模块与各所述第二延迟单元相连。4.根据权利要求3所述的数据接收装置，其特征在于，所述第一延迟单元和所述第二延迟单元包含的延迟单元相同、部分相同或者相异。5.根据权利要求3所述的数据接收装置，其特征在于：所述第一时钟信号获取模块包括第一数据选择器，所述第一数据选择器被配置为根据接收到的第一选择信号从所述一系列备选时钟信号中获取所述第一时钟信号；所述第二时钟信号获取模块包括第二数据选择器，所述第二数据选择器被配置为根据接收到的第二选择信号从所述一系列备选时钟信号中获取所述第二时钟信号。6.根据权利要求1所述的数据接收装置，其...

【专利技术属性】
技术研发人员：李英轩，
申请(专利权)人：南京金阵微电子技术有限公司，
类型：发明
国别省市：