一种D触发器跳变沿毛刺误触发抑制电路制造技术

本实用新型专利技术公开了一种D触发器跳变沿毛刺误触发抑制电路，电路包括D触发器、信号锁存控制器件和低通滤波器，D触发器的时钟输入管脚、信号锁存控制器件的控制端均被配置为与一信号发生器连接，低通滤波器设置在信号锁存控制器件与信号发生器之间的通路上；信号锁存控制器件具有导通状态和断开状态，D触发器的一信号输出端与信号锁存控制器件的信号输入端连接，信号锁存控制器的信号输出端与D触发器的信号输入端连接；信号锁存控制器件在信号发生器的触发下由断开状态转换为导通状态，导通状态下的信号锁存控制器件对D触发器的信号输入端的信号进行锁存。本实用新型专利技术的电路既能够实现信号发生器时钟分频，同时又避免时钟跳变沿的毛刺造成误触发。的毛刺造成误触发。的毛刺造成误触发。

【技术实现步骤摘要】
一种D触发器跳变沿毛刺误触发抑制电路


[0001]本技术涉及D触发器领域，尤其涉及一种D触发器跳变沿毛刺误触发抑制电路。

技术介绍

[0002]当D触发器用于分频时，下降沿/上升沿毛刺跳变往往会引起信号在短时间内连续反转，导致分频结果错误以及误触发。
[0003]若将D触发器应用在医疗器械上，跳变沿毛刺引起的误触发则会影响医疗器械的功效，甚至会造成医疗事故。
[0004]以上
技术介绍
内容的公开仅用于辅助理解本技术的构思及技术方案，其并不必然属于本专利申请的现有技术，也不必然会给出技术教导；在没有明确的证据表明上述内容在本专利申请的申请日之前已经公开的情况下，上述
技术介绍
不应当用于评价本申请的新颖性和创造性。

技术实现思路

[0005]本技术的目的是提供一种的既能实现信号发生器时钟的分频，又避免时钟跳变沿的毛刺干扰造成误触发的电路。
[0006]为达到上述目的，本技术采用的技术方案如下：
[0007]一种D触发器跳变沿毛刺误触发抑制电路，包括D触发器、信号锁存控制器件和低通滤波器，其中，所述D触发器的时钟输入管脚、信号锁存控制器件的控制端均被配置为与一信号发生器连接，所述低通滤波器设置在所述信号锁存控制器件与所述信号发生器之间的通路上；
[0008]所述信号锁存控制器件具有导通状态和断开状态，所述D触发器的一信号输出端与所述信号锁存控制器件的信号输入端连接，所述信号锁存控制器的信号输出端与所述D触发器的信号输入端连接；
[0009]所述信号锁存控制器件被配置为在所述信号发生器的触发下由断开状态转换为导通状态，导通状态下的所述信号锁存控制器件对所述D触发器的信号输入端的信号进行锁存。
[0010]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述信号锁存控制器件为一可控开关，所述可控开关的信号输入端与所述D触发器的Q输出端连接，所述D触发器的非Q输出端被配置为通过一负载与所述D触发器的信号输入端连接。
[0011]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述负载为一阻值大于1kΩ的电阻。
[0012]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述低通滤波器为包括电阻和电容的低通滤波网络。
[0013]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述低通滤波网络
中的所述电阻阻值范围为100至500Ω，所述电容的容值范围为2至20nF。
[0014]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述D触发器的反复位管脚、所述可控开关的电源管脚均被配置为与一外部电源的正极连接。
[0015]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述信号锁存控制器件为另一D触发器，所述另一D触发器的Q输出端被配置为通过一负载与所述D触发器的信号输入端连接，所述D触发器的非Q输出端被配置为与所述另一D触发器的信号输入端连接。
[0016]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述负载为一阻值大于1kΩ的电阻。
[0017]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述低通滤波器为包括施密特触发器和电阻的低通滤波网络。
[0018]进一步地，承前所述的任一技术方案或多个技术方案的组合，所述D触发器的反复位管脚、所述另一D触发器的反复位管脚均被配置为通过一负载与一外部电源的正极连接。
[0019]本技术提供的技术方案带来的有益效果如下：实现信号发生器时钟的分频，同时又避免时钟跳变沿的毛刺干扰造成误触发。
附图说明
[0020]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0021]图1为本公开的一个示例性实施例提供的抑制D触发器下降沿毛刺误触发的电路示意图；
[0022]图2为图1中的电路中的示波器四通道的信号曲线图；
[0023]图3为本公开的一个示例性实施例提供的抑制D触发器上降沿毛刺误触发的电路示意图。
具体实施方式
[0024]为了使本
的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本技术保护的范围。
[0025]需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
[0026]在本技术的一个实施例中，提供了一种D触发器跳变沿毛刺误触发抑制电路，所述电路包括D触发器、信号锁存控制器件和低通滤波器，其中，所述D触发器的时钟输入管脚、信号锁存控制器件的控制端均被配置为与一信号发生器连接，所述低通滤波器设置在所述信号锁存控制器件与所述信号发生器之间的通路上；
[0027]所述信号锁存控制器件具有导通状态和断开状态，所述D触发器的一信号输出端与所述信号锁存控制器件的信号输入端连接，所述信号锁存控制器的信号输出端与所述D触发器的信号输入端连接；
[0028]所述信号锁存控制器件被配置为在所述信号发生器的触发下由断开状态转换为导通状态，导通状态下的所述信号锁存控制器件对所述D触发器的信号输入端的信号进行锁存。
[0029]参见图1，其为抑制D触发器下降沿毛刺造成误触发的电路，所述信号锁存控制器件为一可控开关(图1中的开关S1)，所述可控开关的信号输入端(2号引脚)与所述D触发器U1的Q输出端连接，所述D触发器U1的非Q输出端(～Q管脚)被配置为通过一负载(R3)与所述D触发器U1的信号输入端(1D管脚)连接，所述负载R3为一阻值大于1kΩ的电阻，在一个具体的实施例中，R3的阻值为4.7kΩ。
[0030]如图1所示，所述低通滤波器为包括电阻和电容的低通滤波网络，所述低通滤波网络中的所述电阻阻值范围为100至500Ω(可以为200Ω)，所述电容的容值范围为2至20nF(可以为10nF)；所述D触发器U1的反复位管脚～CLR、所述可控开关S1的电源管脚VDD均被配置为与一外部电源V1的正极连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种D触发器跳变沿毛刺误触发抑制电路，其特征在于，包括D触发器、信号锁存控制器件和低通滤波器，其中，所述D触发器的时钟输入管脚、信号锁存控制器件的控制端均被配置为与一信号发生器连接，所述低通滤波器设置在所述信号锁存控制器件与所述信号发生器之间的通路上；所述信号锁存控制器件具有导通状态和断开状态，所述D触发器的一信号输出端与所述信号锁存控制器件的信号输入端连接，所述信号锁存控制器的信号输出端与所述D触发器的信号输入端连接；所述信号锁存控制器件被配置为在所述信号发生器的触发下由断开状态转换为导通状态，导通状态下的所述信号锁存控制器件对所述D触发器的信号输入端的信号进行锁存。2.根据权利要求1所述的D触发器跳变沿毛刺误触发抑制电路，其特征在于，所述信号锁存控制器件为一可控开关，所述可控开关的信号输入端与所述D触发器的Q输出端连接，所述D触发器的非Q输出端被配置为通过一负载与所述D触发器的信号输入端连接。3.根据权利要求2所述的D触发器跳变沿毛刺误触发抑制电路，其特征在于，所述负载为一阻值大于1kΩ的电阻。4.根据权利要求2所述的D触发器跳变沿毛刺误触发抑制电路，其特征在于，所述低通滤波器为...

【专利技术属性】
技术研发人员：张军，吴智鑫，
申请(专利权)人：安速康医疗苏州有限公司，
类型：新型
国别省市：