本申请公开了一种时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备，时钟信号生成电路包括计时单元、逻辑单元、电压变换单元、振荡单元。计时单元用于接收时钟信号，并响应于时钟信号而执行至少一次计时操作。其中，每次计时操作的时长为第一预设时长，并且在计时单元执行计时操作时输出计时信号。逻辑单元基于计时信号确定第一预设时长，以及基于时钟信号处于第一电平的第一时长与第一预设时长输出控制信号。电压变换单元用于接收控制信号以输出电压信号，并基于控制信号调节电压信号。振荡单元用于接收电压信号以输出时钟信号，并基于电压信号调节时钟信号的频率。通过上述方式，能够提高时钟信号的稳定性。能够提高时钟信号的稳定性。能够提高时钟信号的稳定性。
【技术实现步骤摘要】
时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备
[0001]本申请涉及集成电路
，特别是涉及一种时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备。
技术介绍
[0002]锁相环电路(Phase
‑
Locked Loop,PLL)是一种反馈控制电路。目前常用的锁相环电路包括电荷泵锁相环电路。
[0003]目前，电荷泵锁相环电路一般为具有双极点的系统，则通常还需设置相应的补偿电路进行补偿，以提高电荷泵锁相环电路的稳定。
[0004]然而，当补偿电路无法为电荷泵锁相环电路中的环路提供足够的相位裕度时，电荷泵锁相环电路所输出的时钟信号的频率的稳定性较差。
技术实现思路
[0005]本申请旨在提供一种时钟信号生成电路、电荷泵锁相环电路、芯片与终端设备，能够提高时钟信号的稳定性。
[0006]为实现上述目的，第一方面，本申请提供一种时钟信号生成电路，包括：计时单元，计时单元用于接收时钟信号，并响应于时钟信号而执行至少一次计时操作，其中，每次计时操作的时长为第一预设时长，并且在计时单元执行计时操作时输出计时信号；逻辑单元，逻辑单元与计时单元连接，逻辑单元用于接收时钟信号与计时信号，并基于计时信号确定第一预设时长，以及基于时钟信号处于第一电平的第一时长与第一预设时长输出控制信号；电压变换单元，电压变换单元与逻辑单元连接，电压变换单元用于接收控制信号以输出电压信号，并基于控制信号调节电压信号；振荡单元，振荡单元分别与计时单元、逻辑单元及电压变换单元连接，振荡单元用于接收电压信号以输出时钟信号，并基于电压信号调节时钟信号的频率。
[0007]在一种可选的方式中，计时单元还用于在时钟信号每次处于第一边沿时开始计时，并在计时第一预设时长时停止计时，以执行一次计时操作。
[0008]在一种可选的方式中，控制信号包括第一控制子信号与第二控制子信号；逻辑单元还用于在第一时长大于第一预设时长时输出第一控制子信号，以及在第一时长小于第一预设时长时输出第二控制子信号；电压变换单元还用于在接收到第一控制子信号时减小电压信号，以及在接收到第二控制子信号时增大电压信号；振荡单元还用于在电压信号增大时增大时钟信号的频率，以及在电压信号减小时减小时钟信号的频率。
[0009]在一种可选的方式中，计时单元包括：
触发子单元，触发子单元与振荡单元连接，触发子单元用于接收时钟信号，并响应于时钟信号而输出触发信号；储能子单元，储能子单元与触发子单元连接，储能子单元用于在接收到触发信号时改变电压；比较子单元，比较子单元分别与储能子单元以及逻辑单元连接，比较子单元用于接收储能子单元上的第一电压以及接收第一参考电压，并在第一电压不等于第一参考电压时执行计时操作，以输出计时信号。
[0010]在一种可选的方式中，计时单元还包括：电流镜子单元，电流镜子单元与第一电流源连接，电流镜子单元用于基于第一电流源的电流输出相等的第一电流与第二电流，其中，第一电流用于在储能子单元接收到触发信号时改变储能子单元的电压；电阻子单元，电阻子单元与电流镜子单元连接，电阻子单元用于基于第二电流输出第一参考电压；复位子单元，复位子单元分别与比较子单元及触发子单元连接，复位子单元用于在比较子单元停止执行计时操作时输出复位信号至触发子单元，以使触发子单元停止输出触发信号。
[0011]在一种可选的方式中，触发子单元包括D触发器；D触发器的时钟输入端与振荡单元连接，D触发器的数据输入端与第一电源连接，D触发器的反相数据输出端与储能子单元连接。
[0012]在一种可选的方式中，储能子单元包括第一开关管与第一电容；第一开关管的第一端与触发子单元连接，第一开关管的第二端与第一电容的第二端均接地，第一开关管的第三端分别与第一电容的第一端及比较子单元连接。
[0013]在一种可选的方式中，比较子单元包括比较器与施密特触发器；比较器的第一输入端输入第一参考电压，比较器的第二输入端与储能子单元连接，比较器的输出端与施密特触发器的输入端连接，施密特触发器的输出端用于输出计时信号。
[0014]在一种可选的方式中，电流镜子单元包括第二开关管、第三开关管与第四开关管；第二开关管的第一端分别与第二开关管的第三端、第三开关管的第一端、第四开关管的第一端及第一电流源的负极连接，第一电流源的正极接地，第二开关管的第二端、第三开关管的第二端及第四开关管的第二端均与第二电源连接，第三开关管的第三端分别与储能子单元及比较子单元连接，第四开关管的第三端分别与电阻子单元及比较子单元连接。
[0015]在一种可选的方式中，电阻子单元包括第一电阻；第一电阻的第一端与比较子单元连接，第一电阻的第二端接地。
[0016]在一种可选的方式中，复位子单元包括反相器、延时器和与非门；反相器的输入端分别与比较子单元及延时器的输入端连接，反相器的输出端与与非门的第一输入端连接，延时器的输出端与与非门的第二输入端连接，与非门的输出端与触发子单元连接。
[0017]在一种可选的方式中，时钟信号生成电路还包括分频单元；
分频单元连接于计时单元与振荡单元之间，分频单元还连接于逻辑单元与振荡单元之间；分频单元用于对时钟信号分频，并输出分频信号，其中，分频信号分别输入至计时单元与逻辑单元，且分频信号的频率为时钟信号的频率整数分之一；计时单元还用于响应于分频信号而执行至少一次计时操作；逻辑单元还用于基于分频信号处于第一电平的时长与第一预设时长输出控制信号。
[0018]在一种可选的方式中，电压变换单元为电荷泵，和/或，振荡单元为压控振荡器。
[0019]第二方面，本申请提供一种电荷泵锁相环电路，包括如上所述的时钟信号生成电路。
[0020]第三方面，本申请提供一种芯片，包括如上所述的电荷泵锁相环电路。
[0021]第四方面，本申请提供一种终端设备，包括如上所述的芯片。
[0022]本申请的有益效果是：本申请提供的时钟信号生成电路包括计时单元、逻辑单元、电压变换单元与振荡单元。在振荡单元输出时钟信号时，时钟信号分别输入至计时单元与逻辑单元。一方面，计时单元响应于时钟信号而执行至少一次计时操作，并且在执行计时操作时输出计时信号至逻辑单元，以使逻辑单元根据所接收到的计时信号可确定每次执行计时操作的时长，即第一预设时长。另一方面，逻辑单元还继续根据时钟信号处于第一电平的时长与第一预设时长输出控制信号至电压变换单元，以使电压变换单元调节其输出的电压信号。由于电压信号输入至振荡单元，且振荡单元基于电压信号而输出时钟信号，则通过调节电压信号也能够达到调节振荡单元输出的时钟信号的频率的目的。至此，通过上述方式，能够在每一个循环都对时钟信号进行修正，从而时钟信号不会存在相位累加的过程，可消除振荡单元提供的极点。则该时钟信号生成电路中只包括一个极点，所生成的时钟信号的稳定性较高。亦即，相对于相关技术中具有双极点的系统，本申请所提供的时钟信号生成电路为单极点系统，能够达到提高时钟信号的稳定性的目的。
附图说明...
【技术保护点】
【技术特征摘要】
1.一种时钟信号生成电路，其特征在于，包括：计时单元，所述计时单元用于接收所述时钟信号，并响应于所述时钟信号而执行至少一次计时操作，其中，每次计时操作的时长为第一预设时长，并且在所述计时单元执行计时操作时输出计时信号；逻辑单元，所述逻辑单元与所述计时单元连接，所述逻辑单元用于接收所述时钟信号与所述计时信号，并基于所述计时信号确定所述第一预设时长，以及基于所述时钟信号处于第一电平的第一时长与所述第一预设时长输出控制信号；电压变换单元，所述电压变换单元与所述逻辑单元连接，所述电压变换单元用于接收所述控制信号以输出电压信号，并基于所述控制信号调节所述电压信号；振荡单元，所述振荡单元分别与所述计时单元、所述逻辑单元及所述电压变换单元连接，所述振荡单元用于接收所述电压信号以输出所述时钟信号，并基于所述电压信号调节所述时钟信号的频率。2.根据权利要求1所述的时钟信号生成电路，其特征在于，所述计时单元还用于在所述时钟信号每次处于第一边沿时开始计时，并在计时所述第一预设时长时停止计时，以执行一次计时操作。3.根据权利要求1所述的时钟信号生成电路，其特征在于，所述控制信号包括第一控制子信号与第二控制子信号；所述逻辑单元还用于在所述第一时长大于所述第一预设时长时输出所述第一控制子信号，以及在所述第一时长小于所述第一预设时长时输出所述第二控制子信号；所述电压变换单元还用于在接收到所述第一控制子信号时减小所述电压信号，以及在接收到所述第二控制子信号时增大所述电压信号；所述振荡单元还用于在所述电压信号增大时增大所述时钟信号的频率，以及在所述电压信号减小时减小所述时钟信号的频率。4.根据权利要求1所述的时钟信号生成电路，其特征在于，所述计时单元包括：触发子单元，所述触发子单元与所述振荡单元连接，所述触发子单元用于接收所述时钟信号，并响应于所述时钟信号而输出触发信号；储能子单元，所述储能子单元与所述触发子单元连接，所述储能子单元用于在接收到所述触发信号时改变电压；比较子单元，所述比较子单元分别与所述储能子单元以及所述逻辑单元连接，所述比较子单元用于接收所述储能子单元上的第一电压以及接收第一参考电压，并在所述第一电压不等于所述第一参考电压时执行所述计时操作，以输出所述计时信号。5.根据权利要求4所述的时钟信号生成电路，其特征在于，所述计时单元还包括：电流镜子单元，所述电流镜子单元与第一电流源连接，所述电流镜子单元用于基于第一电流源的电流输出相等的第一电流与第二电流，其中，所述第一电流用于在所述储能子单元接收到所述触发信号时改变所述储能子单元的电压；电阻子单元，所述电阻子单元与所述电流镜子单元连接，所述电阻子单元用于基于所述第二电流输出所述第一参考电压；复位子单元，所述复位子单元分别与所述比较子单元及所述触发子单元连接，所述复位子单元用于在所述比较子单元停止执行所述计时操作时输出复位信号至所述触发子单
元，以使所述触发子单元停止输出所述触发信号。6.根据权利要求4所述的时钟信号生成电路，其特征在于，所述触发子单元包括D触发...
【专利技术属性】
技术研发人员：陆维立，罗冬哲，张航，
申请(专利权)人：深圳市思远半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。