用于测试电子电路的系统以及对应方法和计算机程序产品技术方案

本公开涉及用于测试电子电路的系统以及对应方法和计算机程序产品。公开了一种用以测试电子电路的系统、方法和设备，其具有用于向包括上拉开关和下拉开关的负载提供驱动信号的级、以及包括预驱动器电路的预驱动级。电子电路包括用于在自动测试设备(ATE)的控制下测试预驱动级以操作内置自测序列的电路，该内置自测序列包括在由ATE发出的外部测试信号的控制下的针对预驱动级的测试命令。该系统包括时间测量电路，时间测量电路用于测量耦合到通过

【技术实现步骤摘要】
用于测试电子电路的系统以及对应方法和计算机程序产品
[0001]相关申请的交叉引用
[0002]本申请要求于2021年9月10日提交的意大利专利申请号102021000023438的优先权，该申请通过整体引用并入本文。


[0003]本公开总体上涉及电子电路测试，并且在特定实施例中涉及测试电子电路以及对应方法和计算机程序产品。

技术介绍

[0004]与电子电路的测试相关的成本是对电子电路的总制造成本的主要贡献中的一个，特别是对于集成电路。
[0005]例如，在集成电路中，电路被配置为向负载提供电流(例如，传输设备中的输出驱动器)。这种输出驱动器通常包括一对开关(例如，相同类型的金属氧化物半导体场效应晶体管(MOSFET)晶体管)，这对开关串联或图腾柱布置在所谓的上拉开关耦合到的电压源与所谓的下拉开关耦合到的诸如接地等较低电压之间。
[0006]开关具有公共节点，通常是耦合到下拉开关的漏极的上拉开关的源极。有源负载或电容负载可以表示负载，并且由表示负载的电路或电路组件(例如，电容器)来体现。/>[0007]此外本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种系统，包括：电子电路，所述电子电路包括：第一金属氧化物半导体场效应晶体管MOSFET，作为耦合到电压源的上拉开关，第二MOSFET，作为耦合到比所述电压源低的电位节点的下拉开关，所述第一MOSFET和所述第二MOSFET被配置为向负载提供驱动信号，所述第一MOSFET的源极节点在公共端子处被耦合到所述第二MOSFET的漏极节点，第一预驱动器电路，具有耦合到所述第一MOSFET的控制端子的输出节点，以及第二预驱动器电路，具有耦合到所述第二MOSFET的控制端子的输出节点；测试电路，耦合到自动测试设备以测试所述第一预驱动器电路和所述第二预驱动器电路，所述测试电路包括测试逻辑电路，所述测试逻辑电路被配置为基于由所述自动测试设备发出的命令信号来操作内置自测序列，所述自动测试设备包括耦合到所述公共端子的测试负载；时间测量电路，耦合到所述公共端子，并且被配置为在所述内置自测序列的执行期间根据由所述自动测试设备发出的命令信号来测量所述公共端子处的信号的持续时间；以及通过
‑
失败检查电路，耦合到所述公共端子并且被配置为向负载提供驱动信号以满足通过
‑
失败条件。2.根据权利要求1所述的系统，其中所述时间测量电路被配置为：在所述内置自测序列的所述执行期间在所述公共端子处接收信号；以及将所述信号与阈值进行比较。3.根据权利要求1所述的系统，其中所述电子电路还包括所述通过
‑
失败检查电路。4.根据权利要求1所述的系统，其中所述电子电路还包括被配置为将所述时间测量电路与所述自动测试设备的输入/输出接口电路耦合的输出节点。5.根据权利要求1所述的系统，其中所述电子电路还包括被配置为将所述通过
‑
失败检查电路的输出节点与所述自动测试设备的输入输出接口电路耦合的输出节点。6.根据权利要求1所述的系统，其中所述自动测试设备包括脉宽调制PWM电路，所述PWM电路被配置为通过所述电子电路的命令端子电路向所述测试逻辑电路传输命令信号。7.根据权利要求1所述的系统，其中所述自动测试设备包括被配置为经由输入接口端子向所述测试逻辑电路传输命令信号的输入输出接口电路。8.根据权利要求1所述的系统，其中所述时间测量电路包括：计数器电路，被配置为接收分别用以启动计数和停止计数的启动信号和停止信号；第一比较器电路和第二比较器电路，各自具有耦合到所述公共端子的第一输入节点以及经由相关联的电压生成器电路耦合到所述较低电位节点的第二输入端子，所述电压生成器电路被配置为生成对应阈值电压；以及多路复用器，被配置为接收所述第一比较器电路的输出和所述第二比较器电路的输出以及来自所述自动测试设备的命令信号作为输入，所述命令信号包括在所述测试逻辑电路的输出处向所述第一预驱动器电路和所述第二预驱动器电路中的每一者发出的反相信号、以及所述启动信号和所述停止信号，所述多路复用器根据由所述测试逻辑电路生成的选择信号来被配置，以确定所述启动信号和所述停止信号。9.根据权利要求8所述的系统，其中所述第一比较器电路和所述第二比较器电路对应
于在所述第一预驱动器电路和所述第二预驱动器电路中执行电压监测功能的比较器电路，所述电压监测功能包括在所述比较器电路上的接通和全接通的栅极源极电压。10.一种电子电路，耦合到自动测试设备、测试电路、时间测量电路和通过
‑
失败检查电路，所述电子电路包括：第一金属氧化物半导体场效应晶体管MOSFET，作为耦合到电压源的上拉开关；第二MOSFET，作为耦合到比所述电压源低的电位节点的下拉开关，所述第一MOSFET和所述第二MOSFET被配置为向负载提供驱动信号，所述第一MOSFET的源极节点在公共端子处被耦合到所述第二MOSFET的漏极节点；第一预驱动器电路，具有耦合到所述第一MOSFET的控制端子的输出节点；以及第二预驱动器电路，具有耦合到所述第二MOSFET的控制端子的输出节点，其中所述测试电路耦合到所述自动测试设备以测试所述第一预驱动器电路和所述第二预驱动器电路，所述测试电路包括测试逻辑电路，所述测试逻辑电路被配置为基于由所述自动测试设备发出的命令信号来操作内置自测序列，所述自动测试设备包括耦合到所述公共端子的测试负载，所述时间测量电路耦合到所述公共端子并且被配置为在所述内置自测序列的执行期间、根据由所述自动测试设备发出的命令信号来测量所述公共端子处的信号的持续时间，并且所述通过
‑
失败检查电路耦合到所述公共端子并且被配置为向负载提供驱动信号以满足通过
‑
失败条件。11.根据权利要求10所述的电子电路，其中所述电子电路还包括所述通过
‑
失败检查电路。12.根据权利要求10所述的电子电路，其中所述电子电路还包括被配置为将所述时间测量电路与所述自动测试设备的输入/输出接口电路耦合的输出节点。13.一种用于操作用于通过自动测试设备来测试电子电路的系统的方法，所述方法包括：具有电子电路，所述电子电路包括：第一金属氧化物半导体场效应晶体管MOSFET，作为耦合到电压源的上拉开关，第二MOSFET，作为耦合到比所述电压源低的电位节点的下拉开关，所述第一MOSFET和所述第二MOSFET向负载提供驱动信号，所述第一MOSFET的源极节点在公共端子处耦合到所述第二MOSFET的漏极节点，第一预驱动器电路，具有耦合到所述第一MOSFET的控制端子的输出节点，以及第二预驱动器电路，具有耦合到所述第二MOSFET的控制端子的输出节点；具有测试电路，所述测试电路耦合到自动测试设备以测试所述第一预驱动器电路和所述第二预驱动器电路，所述测试电路包括测试逻辑电路，所述测试逻辑电路用以基于由所述自动测试设备发出的命令信号来操作内置自测序列，所述自动测试设备包括耦合到所述公共端子的测试负载；具有时间测量电路，所述时间测量电路耦合到所述公共端子，并且用于在所述内置自测序列的执行期间根据由所述自动测试设备发出的命令信号来测量所述公共端子处的信号的持续时间，所述时间测量电路包括：计数器电路，被配置为接收分别用以启动计数和停止计数的启动信号和停止信号；第一比较器电路和第二比较器电路，各自具有耦合到所述公共端子的第一输入节点以
及经由相关联的电压生成器电路耦合到所述较低电位节点的第二输入端子，所述电压生成器电路被配置为生成对应阈值电压；多路复用器，被配置为接收所述第一比较器电路的输出和所述第二比较器电路的输出以及来自所述...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：