前段工艺互连结构以及相关联系统和方法技术方案

用于半导体装置的系统和方法，所述半导体装置包括：前侧处具有沟槽的衬底材料；位于所述衬底材料的所述前侧的至少一部分上方且位于所述沟槽中的保形电介质材料；位于所述沟槽中的所述保形电介质材料之上的填充电介质材料；以及在前段工艺(FEOL)处理期间形成的导电部分。所述导电部分可包含FEOL互连通孔，其延伸穿过所述填充电介质材料和所述保形电介质材料的至少一部分，具有限定延伸超出所述半导体衬底材料的所述前侧的前侧电连接件的前侧部分和限定有源接触表面的背侧部分。所述导电部分可延伸横过所述保形电介质材料的至少一部分和所述填充电介质材料，并且具有限定有源接触表面的背侧表面。接触表面的背侧表面。接触表面的背侧表面。

【技术实现步骤摘要】
【国外来华专利技术】前段工艺互连结构以及相关联系统和方法
[0001]相关申请案的交叉引用
[0002]本申请要求于2020年8月28日提交的第63/071,983号美国临时专利申请案以及于2021年5月19日提交的第17/325,090号美国专利申请案的权益和优先权，所述申请案以全文引用的方式并入本文中。


[0003]本公开大体上涉及半导体装置，并且在若干实施例中，更具体地涉及形成用于背侧电连接件的预定位的前段工艺互连结构的系统和方法。

技术介绍

[0004]微电子装置，例如存储器装置、微处理器和发光二极管，通常包含安装到衬底且包覆在保护性覆盖物中的一或多个半导体裸片。半导体裸片包含功能特征，例如存储器单元、处理器电路、互连电路系统等。为减少半导体裸片所占的体积、同时增大所得经包封组件的容量和/或速度，半导体裸片制造商承受着越来越大的压力。为满足这些和其它需求，半导体裸片制造商通常以竖直叠加方式堆叠多个半导体裸片，以增大半导体裸片所安装到的电路板或其它元件上的有限容积内的微电子装置的容量或性能。在竖直半导体裸片堆叠组件中，穿硅通孔(TSV)通常用本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，其包括：包括硅的衬底材料，所述衬底材料具有前侧、背侧和所述前侧处的沟槽；所述衬底材料的所述前侧处的位于所述沟槽的任一侧之上的有源电部件；位于所述衬底材料的所述前侧的至少一部分上方且位于所述沟槽中的保形电介质材料；位于所述沟槽中的所述保形电介质材料之上的填充电介质材料；延伸穿过所述填充电介质材料和所述保形电介质材料的至少一部分的导电FEOL互连通孔，所述互连通孔具有限定延伸超出所述衬底材料的所述前侧的前侧电连接件的前侧部分和限定有源接触表面的背侧部分。2.根据权利要求1所述的半导体装置，其进一步包括电耦合到所述有源接触表面以用于在所述半导体装置的所述背侧处进行电连接的接触特征。3.根据权利要求2所述的半导体装置，其中所述接触特征具有经配置以在其中接收焊料材料的凹形区域。4.根据权利要求2所述的半导体装置，其进一步包括限定存储器阵列的阵列层，其中所述存储器阵列通过所述互连通孔电耦合到所述接触特征。5.根据权利要求2所述的半导体装置，其中：所述半导体装置为通过所述接触特征电耦合到第二半导体装置的第一半导体装置；并且所述第二半导体装置为阵列芯片组件或CMOS芯片组件。6.一种半导体装置，其包括：包括硅的衬底材料，所述衬底材料具有前侧、背侧和所述前侧处的沟槽；所述衬底材料的所述前侧处的位于所述沟槽的任一侧之上的有源电部件；位于所述衬底材料的所述前侧的至少一部分上方且位于所述沟槽中的保形电介质材料；位于所述沟槽中的所述保形电介质材料之上的填充电介质材料；以及延伸横过所述保形电介质材料的至少一部分和所述填充电介质材料的导电材料，所述导电材料具有限定有源接触表面的背侧表面。7.根据权利要求6所述的半导体装置，其进一步包括：穿过所述保形电介质材料和所述填充电介质材料的孔；以及延伸穿过所述孔且电耦合到所述有源接触表面的导电互连通孔。8.根据权利要求7所述的半导体装置，其进一步包括电耦合到所述互连通孔和所述有源接触表面以用于在所述半导体装置的所述背侧处进行电连接的接触特征。9.根据权利要求8所述的半导体装置，其进一步包括限定存储器阵列的阵列层，其中所述存储器阵列通过所述互连通孔和所述导电材料电耦合到所述接触特征。10.根据权利要求8所...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：