半导体结构的形成方法技术

本发明专利技术提供了一种半导体结构的形成方法，包括：提供一衬底，衬底上依次形成金属互连层及第一介质层，第一介质层中形成若干第一通孔；形成若干第一互连结构，第一互连结构间隔排列且节距为2N，每个第一互连结构覆盖至少填充一个第一通孔以与金属互联层电性连接，N为正数；形成侧墙及若干第二通孔；在相邻的两个侧墙之间形成第二互连结构，第二互连结构与金属互连层电性连接，由第一互连结构及第二互连结构构成节距为N的互连结构。通过先形成节距为2N的第一互连结构，然后以第一互连结构为掩模，于其间自对准形成第二互连结构，由此形成节距为N的互连结构，解决了互连结构难于形成的问题，并降低了工艺难度，提高了制造良率。提高了制造良率。提高了制造良率。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及集成电路
，特别涉及一种半导体结构的形成方法。

技术介绍

[0002]随着集成电路(integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。在集成电路发展过程中，通常功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)逐渐减小，这相应增加了集成电路制造的难度和复杂度。
[0003]其中，后端制程的互连结构的形成工艺难度更大，为保证器件性能，更小的工艺节点，需要选择电阻率更小的材料。通常采用金属作为互连结构的材料，而金属的蚀刻难度在相较于其他材料更大。例如互连结构的节距(相邻互连结构之间最小间距与最小线宽之和)在32nm以上时，可直接形成线宽/线距15nm以上的互连结构，而当互连结构的节距降至32nm以下(例如18nm)时，即是互连结构的线宽/线距降低10nm以下时，仅有少部分金属能满足电阻率要求，例如Ru、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供一衬底，所述衬底上依次形成金属互连层及第一介质层，所述第一介质层中形成有暴露所述金属互连层的若干第一通孔；形成若干第一互连结构于所述第一介质层上，所述第一互连结构间隔排列且节距为2N，每个所述第一互连结构覆盖所述第一介质层并至少填充一个所述第一通孔以与所述金属互联层电性连接，N为正数；在所述第一互连结构的侧壁形成侧墙，并刻蚀相邻的两个侧墙之间的第一介质层，形成暴露所述金属互连层的若干第二通孔；以及，在相邻的两个侧墙之间形成第二互连结构，每个所述第二互连结构覆盖所述第一介质层并至少填充一个所述第二通孔以与所述金属互连层电性连接，其中，由所述第一互连结构及所述第二互连结构构成节距为N的互连结构。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成若干第一互连结构于所述第一介质层上的步骤包括：依次形成第一导电层、粘附层及第二介质层于所述第一介质层上；图形化所述第二介质层，形成掩模板，所述掩模板的掩模图案的节距为2N；以所述掩模板为掩模，蚀刻所述粘附层及所述第一导电层以暴露所述第一介质层，剩余的第一导电层、粘附层及第二介质层构成所述第一互连结构。3.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一互连结构的侧壁形成侧墙的步骤包括：保形地形成第三介质层，所述第三介质层覆盖所述第一介质层的表面及所述第一互连结构的外壁；蚀刻以去除所述第一介质层的表面及所述第一互连结构的顶壁的第三介质层，剩余的所述第三介质...

【专利技术属性】
技术研发人员：刘洋，
申请(专利权)人：上海集成电路研发中心有限公司，
类型：发明
国别省市：