FDSOI中混合外延区和有源区的隔离结构的制造方法技术

本发明专利技术公开了一种FDSOI中混合外延区和有源区的隔离结构的制造方法，包括：步骤一、提供一FDSOI衬底结构并形成硬质掩膜层；步骤二、将混合外延区的硬质掩膜层和半导体顶层去除从而形成顶部沟槽；步骤三、从顶部沟槽的侧面对暴露的半导体顶层进行横向刻蚀形成凹陷腔；步骤四、在凹陷腔中填充第一介质层形成内侧墙，以内侧墙作为混合外延区和有源区的隔离结构；步骤五、进行以硬质掩膜层为掩膜的刻蚀工艺形成底部表面将半导体主体层露出的底部沟槽，由底部沟槽和顶部沟槽叠加形成沟槽；步骤六、进行外延生长在沟槽中形成和半导体主体层相接触的半导体外延层。本发明专利技术能减少混合外延区和有源区的隔离结构的尺寸，增加晶体管密度并增强背栅调控阈值电压的能力。强背栅调控阈值电压的能力。强背栅调控阈值电压的能力。

【技术实现步骤摘要】
FDSOI中混合外延区和有源区的隔离结构的制造方法


[0001]本专利技术涉及一种半导体集成电路制造方法，特别涉及一种全耗尽型绝缘体上硅(Fully Depleted Semiconductor On Insulator,FDSOI)混合(Hybrid)外延区和有源区(AA)的隔离结构的制造方法。

技术介绍

[0002]如图1所示，是现有FDSOI中混合外延区和有源区的隔离结构的制造方法完成后并在有源区形成晶体管后的器件结构示意图；现有FDSOI中混合外延区和有源区的隔离结构的制造方法包括如下步骤：
[0003]提供一FDSOI衬底结构，所述FDSOI衬底包括半导体主体层101，介质埋层102和半导体顶层103，所述介质埋层102形成于所述半导体主体层101表面，所述半导体顶层103形成于所述介质埋层102表面；在所述半导体顶层103表面形成硬质掩膜层301。
[0004]定义出混合外延区。图1中，大括号104所示区域为所述混合外延区，有源区则由大括号105所示区域中的所述半导体顶层103形成，即在形成隔离结构后，大括号105所示区域中的所述半导体顶层103会作为有源区。
[0005]进行刻蚀将所述混合外延区的所述硬质掩膜层301、所述半导体顶层103和所述介质埋层102完全去除以及所述半导体主体层101不去除或部分去除，最后形成沟槽。
[0006]进行外延生长在所述沟槽中形成和所述半导体主体层101相接触的半导体外延层107。
[0007]之后，采用浅沟槽隔离工艺形成浅沟槽隔离106。所述浅沟槽隔离工艺包括浅沟槽刻蚀工艺以及在刻蚀形成的浅沟槽中填充氧化层，由填充在浅沟槽中的氧化层组成所述浅沟槽隔离106。
[0008]在大括号105所示区域中，被所述浅沟槽隔离106环绕的所述半导体顶层103会作为有源区。
[0009]所述浅沟槽隔离106形成后，就能进行半导体器件如晶体管和对应的引出结构的制作。晶体管主要为CMOS器件，CMOS器件包括PMOS和NMOS。
[0010]通常所述混合区域的所述半导体外延层107的表面用于形成需要和所述半导体主体层101相连的无源器件或电极引出结构。
[0011]所述混合区域外的所述半导体顶层103中用于形成CMOS器件。
[0012]图1中显示了一个晶体管，所述晶体管包括：栅极结构108，所述栅极结构108包括依次叠加的栅介质层和栅极导电材料层；所述栅介质层采用二氧化硅或者采用高介电常数材料。所述栅极导电材料层采用多晶硅栅或金属栅。
[0013]在所述栅极结构108的侧面形成有侧墙109。
[0014]在所述栅极结构108两侧还形成有第一源漏区110a和第二源漏区110b。图4中，所述第一源漏区110a和所述第二源漏区110b形成于抬升外延层中，所述抬升外延层形成在所述半导体顶层103的表面上。
[0015]在所述晶体管正下方的所述半导体主体层101中通常会形成阱区如N型阱或P型阱并作为作为背栅结构，所述背栅结构的偏压则需要通过相邻的混合外延区104中形成的电极引出结构提供，路径111为从所述混合外延区104对晶体管的背栅结构加偏压的路径。

技术实现思路

[0016]本专利技术所要解决的技术问题是提供一种FDSOI中混合外延区和有源区的隔离结构的制造方法，能减少混合外延区和有源区的隔离结构的尺寸，增加晶体管密度并增强背栅调控阈值电压的能力。
[0017]为解决上述技术问题，本专利技术提供的FDSOI中混合外延区和有源区的隔离结构的制造方法包括如下步骤：
[0018]步骤一、提供一FDSOI衬底结构，所述FDSOI衬底包括半导体主体层，介质埋层和半导体顶层，所述介质埋层形成于所述半导体主体层表面，所述半导体顶层形成于所述介质埋层表面；在所述半导体顶层表面形成硬质掩膜层。
[0019]步骤二、定义出混合外延区，进行第一次刻蚀将所述混合外延区的所述硬质掩膜层和所述半导体顶层去除，从而在所述硬质掩膜层和所述半导体顶层的去除区域形成顶部沟槽。
[0020]步骤三、从所述顶部沟槽的侧面对暴露的所述半导体顶层进行横向刻蚀形成凹陷腔。
[0021]步骤四、在所述凹陷腔中填充第一介质层形成内侧墙，以所述内侧墙作为所述混合外延区和有源区的隔离结构。
[0022]步骤五、以所述硬质掩膜层为掩膜进行第二次刻蚀，所述第二次刻蚀将所述顶部沟槽底部的所述介质埋层完全去除以及对所述半导体主体层不去除或部分去除以形成底部沟槽，所述底部沟槽的底部表面将所述半导体主体层露出，由所述底部沟槽和所述顶部沟槽叠加形成沟槽。
[0023]步骤六、进行外延生长在所述沟槽中形成和所述半导体主体层相接触的半导体外延层。
[0024]进一步的改进是，所述半导体主体层的材料包括硅或锗。
[0025]进一步的改进是，所述介质埋层的材料包括氧化硅，高介电常数材料。
[0026]进一步的改进是，所述半导体顶层的材料包括硅或锗。
[0027]进一步的改进是，所述半导体外延层的材料包括硅或锗。
[0028]进一步的改进是，所述硬质掩膜层由第一氧化硅层和第二氮化硅层叠加而成。
[0029]进一步的改进是，步骤二中，通过光刻工艺定义出所述混合区域，所述第一次刻蚀采用干法刻蚀或湿法刻蚀。
[0030]进一步的改进是，所述半导体顶层的厚度达12nm以下。
[0031]进一步的改进是，步骤三中，采用干法刻蚀工艺对所述半导体顶层进行横向刻蚀。
[0032]进一步的改进是，步骤三中，所述凹陷腔的横向宽度为
[0033]进一步的改进是，步骤四包括如下分步骤：
[0034]步骤41、沉积第一介质层，所述第一介质层同时覆盖在所述顶部沟槽的底部表面和侧面以及所述顶部沟槽外的所述硬质掩膜层的表面，所述第一介质层的厚度要求保证将
所述凹陷腔完全填充。
[0035]步骤42、对所述第一介质层进行全面刻蚀将所述顶部沟槽底部表面和所述顶部沟槽外的所述硬质掩膜层表面的所述第一介质层全部去除以及将所述凹陷腔外的所述顶部沟槽侧面的所述第一介质层全部去除，由保留于所述凹陷腔中的所述第一介质层作为所述内侧墙。
[0036]进一步的改进是，所述第一介质层采用低k材料。
[0037]进一步的改进是，组成所述第一介质层的低k材料包括：FSG、SiOCF或SiOC。
[0038]进一步的改进是，步骤41中，所述第一介质层采用原子层沉积(ALD)工艺形成。
[0039]进一步的改进是，步骤六中外延生长完成后所述半导体外延层的顶部表面和所述半导体顶层的顶部表面相平。
[0040]进一步的改进是，步骤六中，采用减压化学气相沉积(reduced pressure chemical vapor deposition，RPCVD)工艺进行所述半导体外延层的外延生长。
[0041]本专利技术在刻蚀形成作为混合外延区的半导体外延层的生长区本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FDSOI中混合外延区和有源区的隔离结构的制造方法，其特征在于，包括如下步骤：步骤一、提供一FDSOI衬底结构，所述FDSOI衬底包括半导体主体层，介质埋层和半导体顶层，所述介质埋层形成于所述半导体主体层表面，所述半导体顶层形成于所述介质埋层表面；在所述半导体顶层表面形成硬质掩膜层；步骤二、定义出混合外延区，进行第一次刻蚀将所述混合外延区的所述硬质掩膜层和所述半导体顶层去除，从而在所述硬质掩膜层和所述半导体顶层的去除区域形成顶部沟槽；步骤三、从所述顶部沟槽的侧面对暴露的所述半导体顶层进行横向刻蚀形成凹陷腔；步骤四、在所述凹陷腔中填充第一介质层形成内侧墙，以所述内侧墙作为所述混合外延区和有源区的隔离结构；步骤五、以所述硬质掩膜层为掩膜进行第二次刻蚀，所述第二次刻蚀将所述顶部沟槽底部的所述介质埋层完全去除以及对所述半导体主体层不去除或部分去除以形成底部沟槽，所述底部沟槽的底部表面将所述半导体主体层露出，由所述底部沟槽和所述顶部沟槽叠加形成沟槽；步骤六、进行外延生长在所述沟槽中形成和所述半导体主体层相接触的半导体外延层。2.如权利要求1所述的FDSOI中混合外延区和有源区的隔离结构的制造方法，其特征在于：所述半导体主体层的材料包括硅或锗。3.如权利要求1所述的FDSOI中混合外延区和有源区的隔离结构的制造方法，其特征在于：所述介质埋层的材料包括氧化硅，高介电常数材料。4.如权利要求1所述的FDSOI中混合外延区和有源区的隔离结构的制造方法，其特征在于：所述半导体顶层的材料包括硅或锗。5.如权利要求2所述的FDSOI中混合外延区和有源区的隔离结构的制造方法，其特征在于：所述半导体外延层的材料包括硅或锗。6.如权利要求1所述的FDSOI中混合外延区和有源区的隔离结构的制造方法，其特征在于：所述硬质掩膜层由第一氧化硅层和第二氮化硅层叠加而成。7.如权利要求1所述的FDSOI中混合外延区和有源区的隔离结构的制造方法，其特征在于：步骤二中，通过光刻工艺定义出所述混合区域，...

【专利技术属性】
技术研发人员：陈勇跃，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：