芯片链路的电迁移失效时间确定方法、装置及介质制造方法及图纸

本发明专利技术公开了芯片链路的电迁移失效时间确定方法、装置及介质。包括：构建芯片中待测链路的仿真模型；按照预设的多组测试条件基于仿真模型对待测链路进行电迁移测试，根据电迁移测试结果确定待测链路的失效时间计算公式，其中，测试条件中包括测试脉冲信号和测试温度；基于仿真模型和失效时间计算公式，确定待测链路在指定应用环境中的电迁移失效时间。通过构建芯片链路的仿真模型，并基于仿真模型对待测链路进行电迁移测试获取失效时间计算公式，从而用过所确定的公式可以获取待测链路在指定环境中的电迁移失效时间，从而便于用户以所确定的失效时间作为参考对芯片进行合理的使用。定的失效时间作为参考对芯片进行合理的使用。定的失效时间作为参考对芯片进行合理的使用。

【技术实现步骤摘要】
芯片链路的电迁移失效时间确定方法、装置及介质


[0001]本专利技术实施例涉及芯片
，尤其涉及一种芯片链路的电迁移失效时间确定方法、装置及介质。

技术介绍

[0002]电迁移是金属导体在电流及温度共同应力作用下产生的金属在物理空间上的迁移现象。运动中的电子和主体金属晶格之间进行动量交换，金属原子沿电子流方向迁移造成原有位置形成空洞，并在迁移方向堆积形成突起。由于负反馈机制作用，空洞形成引起所在电路阻值增大，从而引起局部温度进一步提高，造成电迁移现象加剧，最终导致开路现象，因此电迁移失效时间即表明了芯片链路的使用寿命。
[0003]在实际应用环境已知的情况下，由于芯片链路的电迁移失效时间即使用寿命是无法获知的，因此显著影响用户对芯片链路的合理使用，即使在芯片链路即将到达电迁移失效时间时，也无法执行有效的防御或改善措施，从而对芯片的实际应用造成影响。

技术实现思路

[0004]本专利技术实施例提供一种芯片链路的电迁移失效时间确定方法方法、装置及介质，以确定芯片链路的电迁移失效时间。
[0005]第一方面，本专利本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片链路的电迁移失效时间确定方法，其特征在于，包括：构建芯片中待测链路的仿真模型；按照预设的多组测试条件基于所述仿真模型对所述待测链路进行电迁移测试，根据电迁移测试结果确定所述待测链路的失效时间计算公式，其中，所述测试条件中包括测试脉冲信号和测试温度；基于所述仿真模型和所述失效时间计算公式，确定所述待测链路在指定应用环境中的电迁移失效时间。2.根据权利要求1所述的方法，其特征在于，所述构建芯片中待测链路的仿真模型，包括：获取芯片中待测链路的关联参数，并根据所述关联参数建立所述待测链路的初始模型，其中，所述关联参数中包含待测链路的标准电阻；获取所述初始模型中的仿真电阻，根据所述标准电阻对所述仿真电阻进行校准，以获取所述待测链路的仿真模型。3.根据权利要求2所述的方法，其特征在于，所述按照预设的多组测试条件基于所述仿真模型对所述待测链路进行电迁移测试，根据电迁移测试结果确定所述待测链路的失效时间计算公式，包括：将各所述测试条件输入到所述仿真模型，获取所述仿真模型在各所述测试条件下对应的测试电流密度；按照预设的多组测试条件对所述待测链路进行电迁移测试，得到与各测试条件对应的测试失效时间；根据预设的多组测试条件、与各所述测试条件对应的测试电流密度和所述测试失效时间，确定出所述待测链路的失效时间计算公式。4.根据权利要求3所述的方法，其特征在于，所述按照预设的多组测试条件对所述待测链路进行电迁移测试，得到与各测试条件对应的测试失效时间，包括：针对各测试条件控制电迁移测试系统中的脉冲信号发生装置和功率信号放大装置对所述待测链路施加脉冲信号，以使所述待测链路的感知脉冲信号达到所述测试条件中的所述测试脉冲信号；控制所述电迁移测试系统中的加热装置对所述待测链路进行加热，以使所述待测链路的感知温度达到所述测试条件中的所述测试温度；控制所述电迁移测试系统中的计时器开始计时，当通过所述电迁移测试系统中的电阻测试模块确定所述待测链路的电阻为所述标准电阻的指定倍数时，获取所述计时器的当前计时时长；将所述计时器的当前计时时长作为所述待测链路在所述测试条件下对应的测试失效时间。5.根据权利要求3所述的方法，其特征在于，所述根据预设的多组测试条件、与各所述测试条件对应...

【专利技术属性】
技术研发人员：陈桂芳，张亚林，
申请(专利权)人：上海燧原科技有限公司，
类型：发明
国别省市：