横向双极结型晶体管及其制造方法技术

本发明专利技术涉及横向双极结型晶体管及其制造方法。一种横向双极结型晶体管包括发射区、基区、栅极以及集电区。基区环绕发射区。栅极被配置于至少一部分基区之上。集电区环绕基区。其中栅极之下的该部分基区不经历临界电压植入工艺。所述横向双极结型晶体管及其制造方法，提高了横向双极结型晶体管的临界频率与电流增益。

【技术实现步骤摘要】

本专利技术有关于半导体技术，且特别有关于。
技术介绍
本领域的技术人员均熟知，双极结型晶体管(Bipolar Junction Transistor，以 下简称为BJT)或双极型晶体管(Bipolar Transistor)是使用与互补金属氧化物半导体 (Complementary Metal-Oxide-Semiconductor，以下简称为 CMOS)相容的工艺形成的。这 些双极型晶体管也涉及横向双极结型晶体管(Lateral Bipolar Junction Transistor，以 下简称为LBJT)且具有高临界频率(threshold frequency，以下简称为Ft)与高电流增益 β (beta) 0在半导体集成电路(Integrated Circuits,以下简称为IC)设计中，经常需要 提供一种混合模式元件，即具有BJT与CMOS两种功能。混合模式元件既可提高IC设计 的灵活性，又可提高IC的性能。现已确立CMOS晶体管与双极型晶体管集成以提供双 极-CMOS(Bipolar-CMOS，以下简称为BiCMOS) IC。BiCMOS电路提供例如高速度、高驱动 (drive)能力、具有模拟-数字能力的混合电压性能等优点，适合于例如电信等应用。然而， 在日益减小的尺寸上，完善制造的CMOS与双极性两种元件的性能具有相当挑战。为制造在 同一晶片上结合双极型晶体管与场效晶体管(field effect transistor)的IC，在设计与 制造中，都必须进行折衷以在完善双极型晶体管与场效晶体管二者的性能的情况下不显著 增加工艺步骤的数目。横向双极型晶体管是使用一般的轻掺杂漏极(Lightly Doped Drain,以下简称为 LDD)金属氧化物半导体(Metal Oxide Semiconductor，以下简称为M0S)晶体管制造。NPN 型元件形成自N型MOS晶体管，并且PNP型元件形成自P型MOS晶体管。横向双极型晶体 管的基极宽度由MOS通道长度决定并通常等于MOS通道长度。业界需要具有改进的双极性 能的基于CMOS的双极型晶体管。
技术实现思路
有鉴于此，本专利技术特提供。在本专利技术的一个实施方式中，提供一种横向双极结型晶体管制造方法，包括提供 衬底；提供临界电压植入阻挡层以遮掩至少一部分衬底；执行临界电压植入工艺，其中临 界电压植入阻挡层阻挡临界电压植入工艺的掺杂物掺入至少该部分衬底；移除临界电压植 入阻挡层；以及在至少该部分衬底上形成栅极。 在本专利技术的另一个实施方式中，提供一种横向双极结型晶体管，包括发射区；基 区，环绕发射区；栅极，被配置于至少一部分基区之上；以及集电区，环绕基区；其中栅极之 下的该部分基区不经历临界电压植入工艺。在本专利技术的又一个实施方式中，提供一种横向双极结型晶体管，其中横向双极结 型晶体管为横向NPN型双极结型晶体管，包括N+发射区；P型基区，所述的P型基区为环绕N+发射区的一部分P型衬底；栅极，被配置于至少一部分P型基区之上；N+集电区，环绕P型基区；金属硅化物阻挡层，配置于发射区的至少一部分外围之上；以及发射极金属硅化 物，形成于发射区的未被金属硅化物阻挡层覆盖的中心部分。在本专利技术的又一个实施方式中，提供一种横向双极结型晶体管，包括发射区；两 个栅极叉指，被配置于发射区的相对的两侧；基区，位于两个栅极叉指的每一个之下；以及 两个集电区，配置于两个栅极叉指的每一个的与发射区相对侧；其中，位于两个栅极叉指之 下的基区不经历临界电压植入工艺。在本专利技术的又一个实施方式中，提供一种横向双极结型晶体管，包括发射区；第 一集电区，与发射区分离；第二集电区，与发射区分离且被配置于发射区的与第一集电区相 对一侧；第一栅极叉指，位于第一集电区与发射区之间；第二栅极叉指，位于第二集电区与 发射区之间；以及基区，位于第一栅极叉指与第二栅极叉指之下。本专利技术通过所提供的，提高横向双极结型晶体 管的临界频率与电流增益。附图说明图1为根据本专利技术的一个实施方式的大体上同心的横向双极型晶体管的布局的 俯视平面图。图2为如图1所示的晶体管沿着直线1-1’的剖面图。图3为根据本专利技术的一个实施方式的横向NPN双极型晶体管的剖面图。图4为根据本专利技术的另一个实施方式的横向NPN双极型晶体管的剖面图。图5至图13为根据本专利技术的制造如图3所示的横向NPN双极型晶体管的工艺的 剖面图。图14为符合本专利技术的一个变形实施方式的俯视平面图。图15为符合本专利技术的另一个变形实施方式的俯视平面图。图16为根据本专利技术的LBJT元件的俯视图。图17为如图16所示的LBJT的沿着直线111-111’的剖面图。具体实施例方式为使本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施 方式，并配合附式，作详细说明如下。应注意，以下所述实施方式仅用以例示本专利技术的目的， 其并非本专利技术的限制。本专利技术的权利范围应以权利要求为准。下文详细描述本专利技术的具有较高电流增益的LBJT的结构(structure)与布局 (layout)。改进型LBJT结构以横向PNP双极型晶体管为例描述，但本领域的技术人员应可 理解，通过反转(reversing)导电性掺杂物的极性，也可制造横向NPN双极型晶体管。请参考图1与图2。图1为根据本专利技术的一个实施方式的大体上同中心的横向双 极型晶体管的布局的俯视平面图(top planar view)。图2为如图1所示的晶体管沿着直 线1-1’的剖面图(cross-sectional view)。如图1与图2所示，横向PNP双极型晶体管1 形成于衬底(substrate) 10之内，衬底10可为半导体衬底，例如P型掺杂的硅衬底。横向 PNP双极型晶体管1包括P+掺杂区101，P+掺杂区101作为横向PNP双极型晶体管1的发射区，形成于N阱(N Well，以下简称为NW) 14中。图1中发射区101的矩形形状仅为一种范例。应可理解，发射区101可具有其它多边形形状。位于环形多晶硅(polysilicon)栅极104之下的基区(base region) 102被配置于 发射区101的外围周围。可将电压应用于多晶硅栅极104以改变横向PNP双极型晶体管1 的特性。环形P+掺杂区103，作为横向PNP双极型晶体管1的集电区(collector region)， 形成于NW 14中且被配置于基区102外围周围。浅沟槽隔离(Shallow Trench Isolation, 以下简称为STI)区150被配置于集电区103外围周围且环绕集电区103。环形N+阱拾取 区(pickup region) 160或基极接触(base contact)区被配置于STI区150外围周围。根据本专利技术，NW 14、发射区101、集电区103、STI区150、N+阱拾取区160和多晶 硅栅极104可形成于CMOS元件的各扩散区和栅极形成的同时。在发射区101与集电区103 形成期间，多晶硅栅极104起植入封闭掩模(blockoutmask)的作用。如图2所示，在多晶硅栅极104与基区102之间，设置栅极介电层 (gatedielectric layer) 114.较佳的，栅极介电层114形成于用于输入输出(Input/ Outp本文档来自技高网...

【技术保护点】
一种横向双极结型晶体管制造方法，包括：提供衬底；提供临界电压植入阻挡层以遮掩该衬底的至少一部分；执行临界电压植入工艺，其中该临界电压植入阻挡层阻挡该临界电压植入工艺的掺杂物掺入该衬底的该至少一部分；移除该临界电压植入阻挡层；以及在该衬底的该至少一部分之上形成栅极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：柯庆忠，李东兴，曾峥，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]