一种基于FPGA的多通道触发异步调度系统及方法技术方案

本发明专利技术涉及一种基于FPGA的多通道触发异步调度系统及方法，包括FPGA系统，其中，FPGA系统内设置有：通道采样模块，用于对电子学信号进行对应通道的采样，得到对应通道的采样点数据；通道独立处理模块，用于接收对应通道采样模块传输的采样点数据，进行相应多个采样点数据的组帧，并生成有效信号；总体调度模块，用于进行各通道之间的通道标识比较和相应数据的记录，将顺序的数据帧存储至对应的寄存器组内，并将相应数量的寄存器内容依次打出；阵列读出模块，用于将调度完成的数据帧进行并串转换，并与数据读出接口进行位宽匹配，本发明专利技术可广泛用于核探测器高集成度读出电子学信号采集传输领域中。集传输领域中。集传输领域中。

【技术实现步骤摘要】
一种基于FPGA的多通道触发异步调度系统及方法


[0001]本专利技术涉及核探测器高集成度读出电子学信号采集传输领域，特别是关于一种基于FPGA(可编程逻辑列阵)的多通道触发同步调度系统及方法。

技术介绍

[0002]核探测领域由于其探测粒子种类繁多且微观数量极多，采用大面积、高灵敏度探测器实现粒子探测与鉴别，常对应庞大的事件量及海量数据读出通道，因而对应的读出电子学常采用高集成度、高速、多通道的采样处理系统。然而，海量的数据通道读出要求电子学具备低死时间、高数据吞吐率及灵活可扩展，同时也会带来较多的逻辑资源消耗。
[0003]现有技术中的多通道采样系统主要包括交叉(交替)采样、选通采样和并行采样。其中，交叉采样是通过多个通道顺序轮询等待来进行采样，即当通道一采样完后通道二开始采样，同时通道一进入等待轮换状态，通道二采样完成后通道三开始采样，同时通道二进入等待状态，依次完成最后一个通道的采样，当最后一个通道采样完毕且此时通道一已经转换完成则可以准备下一轮的循环，交叉采样可以充分利用转换阶段时间达到高速数据采集系统速度的需求，同一时刻真正进行采样的只有当前通道，是通过通道交替达到多通道的采样，其实际的吞吐率不高。并行采样是通过将所有的数据通道全部选通进行采样，且所有采样通道同时工作，当有任一数据通道对应触发到来时，所有的处理逻辑同时对采样的数据进行处理和组帧，并将数据上传，这种并行方式能达到多通道采样的效果，且有较大的吞吐率。但是在实际工作情况下，各数据通道对应的触发到来时刻是随机的，在当前采样逻辑处理及组帧时，各个通道是否有触发也是随机的，这种方式会浪费大量的数据带宽，即使整体有较大的吞吐量，但实际传输的数据中有效信息量是有限的。选通采样是针对多数据通道其一一对应的触发是固定且已知的采样系统，通过预先设定固定的数据通道数量来进行采样，即需预先知道有多少个通道采样及相应的触发数量，并需要与其实际应用场景相匹配，再来设计开发相应的采集处理逻辑固件，基于该选通采样可以实现多通道采样系统需求，但每次只能采集有固定触发相对应的数据通道，专用性强，在硬件和固件层面不易更改，导致系统灵活性和可扩展性较差。
[0004]上述现有技术中的多通道采样模式，或吞吐率不高或灵活性较差，均会给整体系统引入较大的死时间，不利于在对死时间要求较高的多通道采样传输场景下使用。

技术实现思路

[0005]针对上述问题，本专利技术的目的是提供一种灵活度高、死时间小且能够实时有效地处理多探测器采样数据的基于FPGA的多通道触发异步调度系统及方法。
[0006]为实现上述目的，本专利技术采取以下技术方案：一方面，提供一种基于FPGA的多通道触发异步调度系统，包括FPGA系统，其中，所述FPGA系统内设置有：
[0007]通道采样模块，用于对电子学信号进行对应通道的采样，得到对应通道的采样点数据；
[0008]通道独立处理模块，用于根据外部触发信号以及预先设定的采样点数，接收对应所述通道采样模块传输的采样点数据，进行相应多个采样点数据的组帧，对组帧后的采样点数据进行通道标识，并生成有效信号；
[0009]总体调度模块，用于根据不同通道数据帧的标记包头以及相应的触发信号和有效信号，进行各通道之间的通道标识比较和相应数据的记录，将顺序的数据帧存储至对应的寄存器组内，并根据触发信号的数量，将相应数量的寄存器内容依次打出，完成总体同步调度；
[0010]阵列读出模块，用于将调度完成的数据帧进行并串转换，并与数据读出接口进行位宽匹配，将并串转换后的串行数据通过所述数据读出接口串行传输至外部上位机。
[0011]进一步地，所述通道采样模块包括：
[0012]预采样单元，用于一直进行采样，当触发到来时将预采样的多点值和触发采样生成的数据帧传入所述通道独立处理模块，在触发到来的前一段时间进行信号基线恢复；
[0013]触发采样单元，用于当触发到来时对当前通道的信号值进行采样。
[0014]进一步地，各通道的所述通道独立处理模块在进行组帧后处于空闲状态，立即响应下一次外部触发信号。
[0015]进一步地，所述总体调度模块包括：
[0016]数据缓存单元，用于缓存各通道的通道标识后的数据帧以及相应的触发信号和有效信号；
[0017]第一保留站，用于根据不同通道数据帧的标记包头和对应的有效信号，对整体的数据帧进行新一轮的标记；
[0018]第二保留站，用于对各通道的新通道标识进行互相比较，并记录比较结果，将顺序的数据帧存储至对应的寄存器组内，并根据触发信号的数量，将相应数量的寄存器内容依次打出；
[0019]输出缓存单元，用于存储调度完成的有序数据帧；
[0020]控制单元，用于控制所述数据缓存单元的读写使能信号，控制所述第一保留站和第二保留站在相应的时序状态下是否开始运行的使能信号以及控制所述输出缓存单元的写使能；
[0021]最小单元调度单元，用于根据采样点数量、所述通道采样模块采样一组数据帧所需采样时间以及所述第一保留站和第二保留站同步调度所用的实际时间，对所有通道重新划分通道组，进行相应资源量的优化。
[0022]进一步地，所述数据缓存单元包括：
[0023]第一FIFO阵列，用于存储经所述通道独立处理模块处理完成的数据帧，所述第一FIFO阵列的位宽即为单个数据帧的长度；
[0024]第二FIFO阵列，用于存储各通道数据帧相应的有效信号，所述第二FIFO阵列的位宽与整体的通道数量一致。
[0025]另一方面，提供一种基于FPGA的多通道触发异步调度方法，包括：
[0026]对电子学信号进行对应通道的采样，得到对应通道的采样点数据；
[0027]根据外部触发信号以及预先设定的采样点数，接收对应的采样点数据，进行相应多个采样点数据的组帧，对组帧后的采样点数据进行通道标识，并生成有效信号；
[0028]缓存各通道的通道标识后的数据帧以及相应的触发信号和有效信号，各通道组帧完成后处于空闲状态，立即响应下一次外部触发信号，进行新一轮通道的采样；
[0029]根据不同通道数据帧的标记包头以及相应的触发信号和有效信号，进行各通道之间的通道标识比较和相应数据的记录，将顺序的数据帧存储至对应的寄存器组内，并根据触发信号的数量，将相应数量的寄存器内容依次打出，完成总体同步调度；
[0030]将调度完成的数据帧进行并串转换，并与数据读出接口进行位宽匹配，将并串转换后的串行数据通过所述数据读出接口串行传输至外部上位机。
[0031]进一步地，所述对电子学信号进行对应通道的采样，得到对应通道的采样点数据，包括：
[0032]通道采样模块的预采样单元一直进行采样，只有当触发到来时，才将预采样的多点值和触发采样生成的数据帧传入通道独立处理模块，通过预采样单元进行触发到来的前一段时间的信号基线恢复；
[0033]当触发到来时，通道采样模块的触发采样单元对当前通道的信号值进行采样。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的多通道触发异步调度系统，其特征在于，包括FPGA系统，其中，所述FPGA系统内设置有：通道采样模块，用于对电子学信号进行对应通道的采样，得到对应通道的采样点数据；通道独立处理模块，用于根据外部触发信号以及预先设定的采样点数，接收对应所述通道采样模块传输的采样点数据，进行相应多个采样点数据的组帧，对组帧后的采样点数据进行通道标识，并生成有效信号；总体调度模块，用于根据不同通道数据帧的标记包头以及相应的触发信号和有效信号，进行各通道之间的通道标识比较和相应数据的记录，将顺序的数据帧存储至对应的寄存器组内，并根据触发信号的数量，将相应数量的寄存器内容依次打出，完成总体同步调度；阵列读出模块，用于将调度完成的数据帧进行并串转换，并与数据读出接口进行位宽匹配，将并串转换后的串行数据通过所述数据读出接口串行传输至外部上位机。2.如权利要求1所述的一种基于FPGA的多通道触发异步调度系统，其特征在于，所述通道采样模块包括：预采样单元，用于一直进行采样，当触发到来时将预采样的多点值和触发采样生成的数据帧传入所述通道独立处理模块，在触发到来的前一段时间进行信号基线恢复；触发采样单元，用于当触发到来时对当前通道的信号值进行采样。3.如权利要求1所述的一种基于FPGA的多通道触发异步调度系统，其特征在于，各通道的所述通道独立处理模块在进行组帧后处于空闲状态，立即响应下一次外部触发信号。4.如权利要求1所述的一种基于FPGA的多通道触发异步调度系统，其特征在于，所述总体调度模块包括：数据缓存单元，用于缓存各通道的通道标识后的数据帧以及相应的触发信号和有效信号；第一保留站，用于根据不同通道数据帧的标记包头和对应的有效信号，对整体的数据帧进行新一轮的标记；第二保留站，用于对各通道的新通道标识进行互相比较，并记录比较结果，将顺序的数据帧存储至对应的寄存器组内，并根据触发信号的数量，将相应数量的寄存器内容依次打出；输出缓存单元，用于存储调度完成的有序数据帧；控制单元，用于控制所述数据缓存单元的读写使能信号，控制所述第一保留站和第二保留站在相应的时序状态下是否开始运行的使能信号以及控制所述输出缓存单元的写使能；最小单元调度单元，用于根据采样点数量、所述通道采样模块采样一组数据帧所需采样时间以及所述第一保留站和第二保留站同步调度所用的实际时间，对所有通道重新划分通道组，进行相应资源量的优化。5.如权利要求4所述的一种基于FPGA的多通道触发异步调度系统，其特征在于，所述数据缓存单元包括：第一FIFO阵列，用于存储经所述通道独立处理模块处理完成的数据帧，所述第一FIFO阵列的位宽即为单个数据帧的长度；
第二FIFO阵列，用于存储各通道数据帧相应的有效信号，所述第二FIFO阵列的位宽与整体的通道数量一致。6.一种基于FPGA的多通道触发异步调度方法，其特征在于，包括：对电子学信号进行对应通道的采样，得到...

【专利技术属性】
技术研发人员：孔洁，梁根源，颜俊伟，
申请(专利权)人：中国科学院近代物理研究所，
类型：发明
国别省市：