FIFO存储器制造技术

本发明专利技术提供一种FIFO存储器，其包括：FIFO单元；写入接口模块，其接收多种类型的数据，并循环的将所述多种类型的数据按照设定顺序依次写入所述FIFO单元中，其中每种类型的数据具有设定的更新频率，在每个循环内写入的每种类型的数据的个数是基于每种类型的更新频率确定的，各个循环中各个数据类型的数据的设定顺序是相同的；类型计数器，其输出的类型计数值能够指示从所述FIFO单元中同步读出的数据的类型。通过设置类型计数器，可以不再将数据类型存入，节省了内存的面积，降低了芯片成本。降低了芯片成本。降低了芯片成本。

【技术实现步骤摘要】
FIFO存储器


[0001]本专利技术涉及存储器
，尤其涉及一种FIFO(First in First out，先进先出)存储器。

技术介绍

[0002]在传感器领域，经常需要用FIFO存储器暂存多数据源数据，而从FIFO存储器中读数据时，需要知道当前数据的类型。现在往往是将数据类型和数据一起存入FIFO存储器，则需要的内存增加，造成芯片成本增加。
[0003]因此，亟需提出一种新的技术方案来解决上述问题。

技术实现思路

[0004]本专利技术的目的之一在于提供一种FIFO存储器，其不再将数据类型存入，节省了内存的面积，降低了芯片成本。
[0005]根据本专利技术的一个方面，本专利技术提供一种FIFO存储器，其包括：FIFO单元；写入接口模块，其接收多种类型的数据，并循环的将所述多种类型的数据按照设定顺序依次写入所述FIFO单元中，其中每种类型的数据具有设定的更新频率，在每个循环内写入的每种类型的数据的个数是基于每种类型的更新频率确定的，各个循环中各个数据类型的数据的设定顺序是相同的；类型计数器，其输出的类型计数值能够指示从所述FIFO单元中同步读出的数据的类型。
[0006]与现有技术相比，本专利技术通过设置类型计数器，其输出的类型计数值能够指示从所述FIFO单元中同步读出的数据的类型，这样可以不再将数据类型存入，节省了内存的面积，降低了芯片成本。
【附图说明】
[0007]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：
[0008]图1是本专利技术中的FIFO存储器在一个实施例中的结构示意图；
【具体实施方式】
[0009]为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0010]此处所称的“一个实施例”或“实施例”是指可包含于本专利技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文
中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
[0011]在本专利技术中，除非另有明确的规定和限定，术语“相连”、“连接”、“耦接”等术语应做广义理解；例如，可以是直接连接，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本专利技术中的具体含义。
[0012]本专利技术中不再将数据类型存入FIFO存储器，而是在读FIFO存储器时，同步读出表示数据的类型的类型计数值，从而节省了FIFO存储器的面积，降低了芯片成本。
[0013]图1是本专利技术中的FIFO存储器在一个实施例中的结构示意图。
[0014]如图1所示的，所述FIFO存储器100包括写入接口模块110、FIFO单元120、类型计数器130。所述写入接口模块110接收多种类型的数据，并循环的将所述多种类型的数据按照设定顺序依次写入所述FIFO单元中。每种类型的数据对应一种数据源。每种类型的数据具有设定的更新频率。所述写入接口模块110可以支持的数据源的个数可以很多，比如所述数据源可以为2、3、4或更多个。在每个循环内写入的每种类型的数据的个数是基于每种类型的更新频率确定的。具体的，在一个循环内，更新频率高的类型的数据被写入的个数高，更新频率低的类型的数据被写入的个数低。各个循环中各个数据类型的数据的设定顺序是相同的。类型计数器130输出的类型计数值能够指示从所述FIFO单元中同步读出的数据的类型。
[0015]当从所述FIFO单元120中每读出一个数据时，类型计数器130输出的类型计数值自加1。所述类型计数器计数到最大值后重置为初始值，每个类型计数值对应设定的一种类型。具体的，所述初始值可以为0或1。此外，所述FIFO单元120具有FIFO模式和连续模式。在FIFO模式下不允许写入的数据覆盖已写入的最旧数据，在连续模式下允许写入的数据覆盖已写入的最旧数据。因此，当所述FIFO单元120中的最旧数据被覆盖时，所述类型计数器130输出的类型计数值也需要自加1。
[0016]如图1所示的，所述FIFO存储器100还包括第二计数器(未图示)。第二计数器计数得到在一个循环内写入的各种类型的数据的总个数，该总个数为所述类型计数值的最大值。所述第二计数器在所述循环开始时从初始值开始计数得到第二计数值，每写入一个数据则所述第二计数值自加1，直到所述循环结束时截止，最终得到的第二计数值就是在一个循环内写入的各种类型的数据的总个数。
[0017]每种类型的数据具有设定的优先级，不同类型的数据的优先级不同。在一个循环内具有多个写使能周期，在每个写使能周期内能够写入一个或多个类型的数据，在一个写使能周期内需要写入多个类型的数据时按照每种类型的数据的优先级依次写入。如果在一个写使能周期内依次写入了有效的所有类型的数据，则这个写使能周期是这循环内的第一个写使能周期，而上一个循环至此结束。
[0018]根据一个类型的数据的更新频率和所述循环的频率确定在一个循环内写入的这个类型的数据的个数。将一个循环的每种类型的数据均匀的分布至所述多个写使能周期内。
[0019]在一个实施例中，所述写入接口模块110包括第一分频器111、第二分频器112和选择器113。
[0020]第一分频器111基于分组分频系数对系统时钟sys_clk进行分频得到分组写使能K_wen，在分组写使能K_wen有效时，则开始一个写使能周期。第二分频器112基于各个类型
的数据对应的类型分频系数对分组写使能进行分频得到各个类型的数据对应的类型写使能信号，在一个类型写使能信号有效时持续一个写使能周期，其中基于每个类型的数据的更新频率和所述分组写使能K_wen的频率为每个类型的数据确定对应的类型分频系数。
[0021]所述选择器113在每个写使能周期内按照各个类型的优先级依次选通有效的类型写使能作为所述FIFO单元的写使能，并将选通的类型的数据作为所述FIFO单元的写入数据。
[0022]第一分频器111基于分组计数器对系统时钟sys_clk进行K分频，所述分组计数器的最大值为K。第二分频器112基于各个类型对应的类型计数器对分组写使能进行分频。将分组计数器的计数值作为所述选择器的选通信号，先选通优先级高的类型写使能信号。
[0023]在一个示例中，需要存储4个数据源的数据，4个数据源的数据为4种类型，分别记为A、B、C和D，根据每个类型的数据的更新频率和所述分组写使能K_wen为每个类型的数据确定对应的类型分频系数，四个类型分频系数分别可以为D
A
、D
B
、D
C
、D
D
，44种类型对应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种FIFO存储器，其特征在于，其包括：FIFO单元；写入接口模块，其接收多种类型的数据，并循环的将所述多种类型的数据按照设定顺序依次写入所述FIFO单元中，其中每种类型的数据具有设定的更新频率，在每个循环内写入的每种类型的数据的个数是基于每种类型的更新频率确定的，各个循环中各个数据类型的数据的设定顺序是相同的；类型计数器，其输出的类型计数值能够指示从所述FIFO单元中同步读出的数据的类型。2.根据权利要求1所述的FIFO存储器，其特征在于，当从所述FIFO单元中每读出一个数据时，或，当所述FIFO单元中的最旧数据被覆盖时，所述类型计数值自加1，所述类型计数器计数到最大值后重置为初始值，每个类型计数值对应设定的一种类型。3.根据权利要求2所述的FIFO存储器，其特征在于，其还包括：第二计数器，其计数得到在一个循环内写入的各种类型的数据的总个数，该总个数为所述类型计数值的最大值。4.根据权利要求3所述的FIFO存储器，其特征在于，所述第二计数器在所述循环开始时从初始值开始计数得到第二计数值，每写入一个数据则所述第二计数值自加1，直到所述循环结束时截止，最终得到的第二计数值就是在一个循环内写入的各种类型的数据的总个数。5.根据权利要求1所述的FIFO存储器，其特征在于，在一个循环内，更新频率高的类型的数据被写入的个数高，更新频率低的类型的数据被写入的个数低，每种类型的数据具有设定的优先级，不同类型的数据的优先级不同，在一个循环内具有多个写使能周期，在每个写使能...

【专利技术属性】
技术研发人员：王晓卫，李京，李兆升，缪淦昌，
申请(专利权)人：美新半导体无锡有限公司，
类型：发明
国别省市：