视频模式码片数据流传输时序控制方法及装置制造方法及图纸

本申请实施例公开了视频模式码片数据流传输时序控制方法及装置，应用于显示芯片系统的码片；方法包括：图像显示处理模块在第一时刻向图像数据发送模块发送第一帧同步信号，第一帧同步信号为当前帧的图像数据的帧同步信号，第一帧同步信号用于指示图像数据发送模块按照预设的发送侧图传控制时序接收并处理当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自应用处理器的第二帧同步信号所对应的帧，第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理当前帧的图像数据。使得在实现码片在视频模式下应用时输入图像数据和输出图像数据的控制时序能保持平衡，长时间传输下屏端能够正常显示。间传输下屏端能够正常显示。间传输下屏端能够正常显示。

【技术实现步骤摘要】
视频模式码片数据流传输时序控制方法及装置


[0001]本申请涉及图像数据处理
，具体涉及视频模式码片数据流传输时序控制方法及装置。

技术介绍

[0002]终端设备的显示芯片系统中包括码片，实际使用中，码片从应用处理器AP侧接收图像数据经过处理后要向屏端发送，因此码片接收侧接收图像数据和发送侧发送图像数据的节奏需要通过控制以实现输入输出平衡，确保显示稳定性。

技术实现思路

[0003]本申请提供视频模式码片数据流传输时序控制方法及装置，以期能够在码片接收侧从接收空行到接收到有效图像数据的时长无法覆盖码片发送侧从启动到输出有效图像数据的时长的情况下，实现码片在视频模式下应用时输入图像数据和输出图像数据的控制时序能保持平衡，长时间传输下屏端能够正常显示。
[0004]第一方面，本申请提供视频模式码片数据流传输时序控制方法，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器、码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块；所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接。
[0005]可以看出，本申请实施例中，终端设备的显示芯片系统包括应用处理器、码片和屏幕的显示芯片；码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块；图像数据接收模块连接视频预处理模块，视频预处理模块连接图像处理模块，图像处理模块连接图像显示处理模块，图像显示处理模块连接图像数据发送模块，应用处理器与图像数据接收模块通信连接，图像数据发送模块与显示芯片通信连接；图像显示处理模块在第一时刻向图像数据发送模块发送第一帧同步信号，第一帧同步信号为当前帧的图像数据的帧同步信号，第一帧同步信号用于指示图像数据发送模块按照预设的发送侧图传控制时序接收并处理当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自应用处理器的第二帧同步信号所对应的帧，第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理当前帧的图像数据；其中，第二时刻在第一时刻之后，且第二时刻与第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，第三时刻为码片的图像处理模块向图像显示处理模块发送当前帧的有效图像数据的时间节点，第四时刻为码片的图像显示处理模块向图像数据发送模块发送当前帧的有效图像数据的时间节点，第一时长小于第二时长，第一时长为第二时刻和所述第三时刻之间的时长，第二时长为所述第一时刻和第四时刻之间的时长。可见，由于
第一时长表征码片接收侧从接收空行到接收到有效图像数据的时长，第二时长表征码片发送侧从启动到输出有效图像数据的时长，且第三时刻在第四时刻之前能够使得图像显示处理模块实现先接收到有效图像数据再发送该有效图像数据，从而实现码片在视频模式下接收侧和发送侧传输图像数据的平衡，提高终端显示图像数据的稳定性。
[0006]第二方面，本申请提供一种显示芯片系统，应用于终端设备的屏幕显示，所述显示芯片包括应用处理器、码片以及屏幕的显示芯片；所述码片，包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块，所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接。
[0007]第三方面，本申请提供视频模式码片数据流传输时序控制装置，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器，码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块，所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接；所述装置包括：发送单元，用于控制所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自所述应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；统计单元，用于在针对所述第一帧的图像数据的预处理周期中，所述视频预处理模块通过IPI接口统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，以及，在针对所述第二帧的图像数据的预处理周期中，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN；其中，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点。
[0008]第四方面，本申请提供了一种终端设备，包括应用处理器、码片和屏幕的显示芯片、存储器、通信接口，以及一个或多个程序，上述一个或多个程序被存储在上述存储器中，并且被配置由上述码片执行，上述程序包括用于执行如本申请实施例第一方面中的步骤指令。
附图说明
[0009]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0010]图1是本申请实施例提供的一种图像数据处理芯片组的码片结构示意图；图2是本申请实施例提供的视频模式码片数据流传输时序控制方法的属性交互图；图3是本申请实施例提供的视频模式码片数据流传输时序控制方法的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.视频模式码片数据流传输时序控制方法，其特征在于，应用于终端设备的显示芯片系统，所述显示芯片系统包括应用处理器、码片和屏幕的显示芯片；所述码片包括图像数据接收模块，视频预处理模块，图像处理模块，图像显示处理模块和图像数据发送模块；所述图像数据接收模块连接所述视频预处理模块，所述视频预处理模块连接所述图像处理模块，所述图像处理模块连接所述图像显示处理模块，所述图像显示处理模块连接所述图像数据发送模块，所述应用处理器与所述图像数据接收模块通信连接，所述图像数据发送模块与所述显示芯片通信连接；所述方法包括：所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号，所述第一帧同步信号为当前帧的图像数据的帧同步信号，所述第一帧同步信号用于指示所述图像数据发送模块按照预设的发送侧图传控制时序接收并处理所述当前帧的图像数据，当前帧是指码片的图像数据接收模块在第二时刻所接收到的来自所述应用处理器的第二帧同步信号所对应的帧，所述第二帧同步信号用于指示码片的接收侧按照预设的接收侧图传控制时序开始接收并处理所述当前帧的图像数据；其中，所述第二时刻在所述第一时刻之后，且所述第二时刻与所述第一时刻之间的间隔时长用于使得第三时刻在第四时刻之前，所述第三时刻为码片的图像处理模块向所述图像显示处理模块发送当前帧的有效图像数据的时间节点，所述第四时刻为码片的图像显示处理模块向所述图像数据发送模块发送当前帧的有效图像数据的时间节点；且，第一时长小于第二时长，所述第一时长为所述第二时刻和所述第三时刻之间的时长，所述第二时长为所述第一时刻和所述第四时刻之间的时长。2.根据权利要求1所述的方法，其特征在于，所述当前帧为第三帧，所述第三帧之前还包括第一帧和第二帧，且所述第一帧、所述第二帧和所述第三帧的处理周期为时间上由前往后的时序关系；所述图像显示处理模块在第一时刻向所述图像数据发送模块发送第一帧同步信号之前，所述方法还包括：在针对所述第一帧的图像数据的预处理周期中，所述视频预处理模块通过IPI接口统计接收所述应用处理器在第六时刻和第五时刻之间的总行数LF，所述第六时刻为所述图像数据接收模块接收到所述应用处理器的第四帧同步信号的时间点，所述第四帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序开始接收并处理所述第一帧的图像数据；所述第五时刻为所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点，所述第三帧同步信号用于指示码片的接收侧按照所述接收侧图传控制时序接收并处理所述第二帧的图像数据；确定码片接收单帧图像数据的时间为T_LF；在针对所述第二帧的图像数据的预处理周期中，所述视频预处理模块确定所述第五时刻和第七时刻之间的行数LN，所述第七时刻为所述图像处理模块向所述图像显示处理模块发送第三帧同步信号的有效图像数据的时间节点；确定码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长T_LN；按照预设公式计算得到针对所述第三帧图像数据的进行处理的所述第一时刻。3.根据权利要求2所述的方法，其特征在于，所述预设公式为：T2_3
–
T0_2=T_LF
‑
（T_VSA_LCDC+T_VBP_LCDC
‑
T_LN），
其中，T2_3为第一时刻，即所述图像显示处理模块向所述图像数据发送模块发送第一帧同步信号的时间点；T0_2为第五时刻，即所述图像数据接收模块接收到所述应用处理器的第三帧同步信号所对应的时间节点；T_LF为码片接收单帧图像数据的时间；T_VSA_LCDC、T_VBP_LCDC为所述图像显示处理模块在垂直方向的消隐参数，所述消隐指的是所述显示芯片隐藏显示，即所述图像显示处理模块从启动到经过（T_VSA_LCDC+T_VBP_LCDC）时间后才开始真正输出有效的图像数据，T_VSA_LCDC和T_VBP_LCDC的单位为所述图像显示处理模块传输一行图像数据的时间，T_VSA_LCDC根据VSA_LCDC确定，T_VBP_LCDC根据VBP_LCDC确定，VSA_LCDC、VBP_LCDC分别为所述图像显示处理模块的控制时序中的垂直同步像素行数和垂直后肩像素行数；T_LN为码片接收到所述第三帧同步信号到所述图像显示处理模块真正接收数据的时长；所述预设公式的推理过程包括如下步骤：确定所述图像显示处理模块经过所述第二时刻真正收到有效数据的时间点为T0_3+T_LN；其中，T0_3为第二时刻，即码片的图像数据接收模块接收到的来自所述应用处理器的第二帧同步信号所对应的时间点；确定所述图像显示处理模块经过所述第一时刻到真正发送有效数据的时间点为所述T2_3+（T_VSA_LCDC+T_VBP_LCDC），其中，确定所述图像显示处理模块接收图像数据和发送图像数据的时序要保持一致的数学表达为如下目标公式：T0_3+T_LN=T2_3+（T_VSA_LCDC+T_VBP_LCDC）；确定T2_3=T0_3
‑
（T_VSA_LCDC+T_VBP_LCDC
‑
T_LN）；又由于T0_3=T0_2+T_LF，因此T2_3=T0_2+T_LF
‑
（T_VSA_LCDC+T_VBP_LCDC
‑
T_LN），进一步变化关系式得到：T2_3
‑
T0_2=T_LF
‑
（T_VSA_LCDC+T_VBP_LCDC
‑
T_LN）。4.根据权利要求2所述的方法，其特征在于，所述第三时刻与所述第四时刻之间的间隔时长小与预设时长，预设时长为小于或等于LT的时长；其中，所述LT为用于补偿所述图像显示处理模块的测量和计算误差的经验值。5.根据权利要求4所述的方法，其特征在于，所述预设公式为：T2_3
–
T0_2=T_LF
‑
（T_VSA_LCDC+T_VBP_LCDC
‑
T_LN）+LT，其中，T2_3为第一时刻，即所述图像显示处理模...

【专利技术属性】
技术研发人员：张海越，赖志业，黄志文，
申请(专利权)人：深圳曦华科技有限公司，
类型：发明
国别省市：