一种多通道CANFD总线通信装置和方法制造方法及图纸

本发明专利技术公开了一种多通道CANFD总线通信装置和方法，包括S1、每一个CANFD总线控制器IP核的接口连接到其对应的CANFD总线上，在CANFD总线上挂载需要通信的设备；S2、ARM处理器通过AXI总线对需要使用的CANFD总线控制器IP核进行初始化配置；S3、CANFD总线控制器IP核根据CANFD协议接收总线上各节点的数据，ARM将各路总线上的数据进行解析，根据需求将该数据存储至存储设备中；S4、发送数据时，ARM根据上位机发送过来的指令，通过AXI总线向写CANFD总线控制器IP核中写数据，并依次往总线上发送数据。本申请的控制部分使用PSoC进行实现，集成了ARM和FPGA的PSoC具有更强的灵活性，且继承了FPGA并行执行任务的优点，能够良好的实现数据节点数目需求大、数据实时性要求高等要求。数据实时性要求高等要求。数据实时性要求高等要求。

【技术实现步骤摘要】
一种多通道CANFD总线通信装置和方法


[0001]本专利技术涉及计算机总线通信
，具体涉及一种多通道CANFD总线通信装置和方法。

技术介绍

[0002]从未来的发展方向来看，通信系统都是朝着越来越复杂的方向发展，实时性、数据处理速度、准确性、稳定性、通信距离等都是通信系统所追求的。
[0003]CANFD总线是一种串行数据通信总线，是CAN总线的升级版本。其具有较远的通信距离，数据域通信速率最高可达8Mbps。现有的此类总线通信装置通常采用两路总线接口，一条总线接口上通常最多能挂110个节点，在一般的工业生产中是足够使用的。但是在数据节点数目需求量巨大，数据实时性要求高这些情况下，两路总线接口无法满足使用需求。

技术实现思路

[0004]针对上述问题中的至少之一，本专利技术提供一种多通道CANFD总线通信装置和方法。
[0005]为实现上述目的，本专利技术采用以下技术方案实现：
[0006]一种多通道CANFD总线通信装置，包括上位机、以太网口、ARM处理器、FPGA、AXI总线、CANFD控制器IP核、CANFD总线接口，所述ARM处理器与FPGA逻辑端通过AXI总线相互连接并进行数据交互，ARM通过AXI总线调用多路CANFD总线控制器IP核与多路CANFD总线，每一个CANFD总线控制器对应一路CANFD总线，每一路CANFD总线上挂载多个节点，对多个设备进行数据通信，数据上传至ARM处理器进行处理。
[0007]作为上述方案的优选，还包括上位机、Flash、DDR、eMMC，分别通过通信接口与ARM进行信息交互。
[0008]作为上述方案的优选，AXI总线选用AXI4协议进行总线通信。
[0009]一种多通道CANFD总线通信方法，包括以下步骤：
[0010]S1、每一个CANFD总线控制器IP核的接口连接到其对应的CANFD总线上，在CANFD总线上挂载需要通信的设备；
[0011]S2、ARM处理器通过AXI总线对需要使用的CANFD总线控制器IP核进行初始化配置，并进行自测试；
[0012]S3、CANFD总线控制器IP核根据CANFD协议接收总线上各节点的数据，等待ARM对数据进行读操作，ARM将各路总线上的数据进行解析，根据需求将该数据存储至存储设备中；
[0013]S4、发送数据时，ARM根据上位机发送过来的指令，发送上位机传输过来的数据或本地的数据，数据发送过程中ARM通过AXI总线向写CANFD总线控制器IP核中写数据，并依次往总线上发送数据。
[0014]作为上述方案的优选，CANFD总线控制器IP核将接收到的CANFD总线上各节点的数据存储至自带的读FIFO缓存中。
[0015]作为上述方案的优选，ARM周期性的对相关标志位进行查询，读取FIFO中缓存的数
据。
[0016]作为上述方案的优选，数据发送过程中ARM通过AXI总线向CANFD总线控制器IP核自带的写FIFO缓存中写数据，并依次往CANFD总线上发送写FIFO缓存中的数据。
[0017]作为上述方案的优选，存储设备包括eMMC、SD、SATA、Flash。
[0018]作为上述方案的优选，在发送和接收数据时，上位机通过以太网、串口或其他通信接口与ARM进行数据交互。
[0019]由于具有上述结构，本专利技术的有益效果在于：
[0020]本申请的控制部分使用可编程片上系统(PSoC)进行实现，相较于单片机、ARM、DSP等控制芯片，集成了ARM和FPGA的PSoC具有更强的灵活性，且继承了FPGA并行执行任务的优点，能够良好的实现上述数据节点数目需求大、数据实时性要求高等要求。
附图说明
[0021]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
[0022]图1为本专利技术的系统示意图。
具体实施方式
[0023]下面将结合本专利技术的附图，对本专利技术的技术方案进行清楚、完整地描述。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0024]如图1所示，本实施例提供一种多通道CANFD总线通信装置，包括上位机、以太网口、ARM处理器(PS端)、FPGA(PL端)、AXI总线、CANFD控制器IP核、CANFD总线接口、Flash、DDR、eMMC等。
[0025]ARM处理器与FPGA逻辑端通过AXI总线进行互联，进行数据交互。在PSoC的PL逻辑端实现AXI总线功能、多路CANFD总线控制器功能等逻辑功能。ARM通过AXI总线调用多路CANFD总线控制器IP核与多路CANFD总线连接。在FPGA部分可灵活配置时钟及引脚来适应硬件电路部分，实现上述功能。每一个CANFD总线控制器对应一路CANFD总线，每一路CANFD总线上可以挂载多个节点，对多个设备进行数据通信，数据上传至ARM处理器进行处理。上位机、Flash、DDR、eMMC分别通过相应通信接口与ARM进行信息交互。
[0026]在本实施例中，AXI总线选用AXI4协议进行总线通信。CANFD总线控制器IP核时钟选用40Mhz时钟，AXI总线时钟选择使用100Mhz时钟。CANFD总线路数可以选择1至30路。PSoC选择使用上海复旦微电子公司的FMQL系列FMQL045T900作为主控芯片。ARM芯片可以配置操作系统来对CPU资源进行管理。
[0027]本实施例还提供一种多通道CANFD总线通信方法，包括以下步骤：
[0028]S1、每一个CANFD总线控制器IP核的接口连接到其对应的CANFD总线上，在CANFD总线上挂载需要通信的设备；
[0029]S2、ARM处理器通过AXI总线对需要使用的CANFD总线控制器IP核进行初始化配置，并进行自测试；
[0030]S3、CANFD总线控制器根据CANFD协议接收总线上各节点的数据，存储至自带的读
FIFO缓存中，等待ARM对数据进行读操作。ARM周期性的对相关标志位进行查询，读取FIFO中缓存的数据。将各路总线上的数据进行解析，根据需求将该数据存储至存储设备中，包括但不限于eMMC、SD、SATA、Flash等存储设备；
[0031]S4、发送数据时，ARM通过上位机发送过来的指令，将上位机传输过来或本地的数据进行发送。数据发送过程中ARM通过AXI总线向写FIFO缓存中写数据，并依次往总线上发送写FIFO缓存中的数据。
[0032]S5、在发送和接收数据时，上位机可以通过以太网或其他通信接口与ARM进行数据交互，在上位机的可视化界面上进行显示和操作。也可以通过其他通信接口与上位机进行数据交互，包括但不限于以太网、串口等。
[0033]以上仅为本专利技术的优选实施例而已，并不用于限制本专利技术，对于本领域的技术人员来说，本专利技术可以有各种更改和变化。凡在本专利技术的精神和原则之内，所作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多通道CANFD总线通信装置，其特征在于：包括上位机、以太网口、ARM处理器、FPGA、AXI总线、CANFD控制器IP核、CANFD总线接口，所述ARM处理器与FPGA逻辑端通过AXI总线相互连接并进行数据交互，ARM通过AXI总线调用多路CANFD总线控制器IP核与多路CANFD总线，每一个CANFD总线控制器对应一路CANFD总线，每一路CANFD总线上挂载多个节点，对多个设备进行数据通信，数据上传至ARM处理器进行处理。2.据权利要求1所述的一种多通道CANFD总线通信装置，其特征在于：还包括上位机、Flash、DDR、eMMC，分别通过通信接口与ARM进行信息交互。3.据权利要求1所述的一种多通道CANFD总线通信装置，其特征在于：AXI总线选用AXI4协议进行总线通信。4.根据权利要求1至3中任意一项所述的一种多通道CANFD总线通信方法，其特征在于：包括以下步骤：S1、每一个CANFD总线控制器IP核的接口连接到其对应的CANFD总线上，在CANFD总线上挂载需要通信的设备；S2、ARM处理器通过AXI总线对需要使用的CANFD总线控制器IP核进行初始化配置，并进行自测试；S3、CANFD总线控制器IP核根据CANFD协议接收总线上各节点的...

【专利技术属性】
技术研发人员：罗浩，龚小进，张小倩，邹力，
申请(专利权)人：湖北三江航天红峰控制有限公司，
类型：发明
国别省市：