一种可编程通用逻辑接口电路制造技术

本发明专利技术公开了一种可编程通用逻辑接口电路，属于可编程通用逻辑接口电路技术领域。本发明专利技术包括四个独立可编程逻辑单元、寄存器控制逻辑单元、地址产生电路、读写数据寄存器、CPU总线和内部控制逻辑单元；所述可编程逻辑单元用于对信号进行接收并按内部控制逻辑功能产生状态信号和控制信号；所述寄存器控制逻辑单元用于对内部进行信号的配置和状态信号的读取；所述地址产生电路用于产生9位输出地址；所述读写数据寄存器用于产生写数据和接收读数据；所述CPU总线用于配合完成不同的读写寄存器的时序产生；所述内部控制逻辑单元实现控制信号、地址和数据的正确产生。地址和数据的正确产生。地址和数据的正确产生。

【技术实现步骤摘要】
一种可编程通用逻辑接口电路


[0001]本专利技术涉及可编程通用逻辑接口电路
，具体为一种可编程通用逻辑接口电路。

技术介绍

[0002]控制类芯片如MCU与其它芯片之间通讯通常使用两类接口，一类是使用较成熟的特定协议的硬件接口如UART，它是通用异步收发接口，通讯双方使用两个管脚(TX和RX)；再如SPI，它是同步串行外设接口(SCK、MISO、MOSI、NSS)；再如I2C，它是由Philips公司开发的一种简单、双向二线制同步串行总线，通讯双方使用两个管脚(SCL和SDA)。这类通讯接口通常使用的管脚较少，但接口双方必须遵守特定协议要求进行握手通讯，缺乏灵活性。另外一类使用较成熟的硬件接口是通用输入输出接口(GPIO),它通常由软件或程序通过寄存器对接口进行时序配置，如设置为输入或是输出，输出管脚电平可以是高或者低等，通常也可以使用多个GPIO进行编程从而实现较复杂的接口握手通讯。GPIO的优点是接口可以设置的很灵活，但缺点是需要软件进行大量地编程，浪费开发时间而且无法实现通讯的高效率。如何实现一种既可灵活编程又硬件自动化程度高的逻辑接口，提高芯片接口的兼容性是当前应用中需要解决的一个非常重要的问题。

技术实现思路

[0003]本专利技术的目的在于提供一种可编程通用逻辑接口电路，以解决上述
技术介绍
中提出的问题。
[0004]为了解决上述技术问题，本专利技术提供如下技术方案：一种可编程通用逻辑接口电路包括四个独立可编程逻辑单元、寄存器控制逻辑单元、地址产生电路、读写数据寄存器、CPU总线和内部控制逻辑单元；
[0005]所述可编程逻辑单元用于对信号进行接收并按内部控制逻辑功能分别产生状态信号和控制信号；所述寄存器控制逻辑单元用于对内部进行信号的配置和状态信号的读取；所述地址产生电路用于产生9位输出地址；所述读写数据寄存器用于产生写数据和接收读数据；所述CPU总线用于配合完成不同的读写寄存器的时序产生；所述内部控制逻辑单元实现控制信号、地址和数据的正确产生。
[0006]根据上述技术方案，所述四种可编程逻辑单元包括PLU1、PLU2、PLU3和PLU4；所述PLU1、PLU2、PLU3和PLU4分别收到EXT_CLK、Ext_rdy_pin1、Ext_rdy_pin2、Ext_rdy_pin3、Ext_rdy_pin4信号以及Int_ctrl_1、Int_ctrl_2、Int_ctrl_3、Int_ctrl_4信号，接收所述信号后按PLU内部控制逻辑功能分别产生状态信号Plu1_sts、Plu2_sts、Plu3_sts、Plu4_sts和控制信号Ext_ctrl_pin1、Ext_ctrl_pin2、Ext_ctrl_pin3、Ext_ctrl_pin4。
[0007]根据上述技术方案，所述可编程逻辑单元PLU1、PLU2、PLU3、PLU4是四个功能完全相关而且相互独立的模块，系统中可以根据需要进行增加和减少；单个可编程逻辑单元PLU内部包括MUXA、MUXB、MUXC、MUX2
‑
204、MUX2
‑
205、寄存器输入信号、逻辑功能表LFT、同步器、
MUX2
‑
209、二输入与门以及反相器组成；其中MUXA有两个输入信号，分别是Ext_rdy_pin1和Int_ctrl_1，经过PCFG选择后输出MuxA信号，MUXB有两输入信号，分别是逻辑电平0和FSM,经过PCFG选择后输出MuxB信号，MUXC有两输入信号，分别是FSM和FSM,经过PCFG选择后输出MuxC信号，MUX2完成外部时钟EXTCLK和系统时钟SYSCLK的选择，输出CKIN信号，CKIN信号送到MUX2，同时它经过反相器后的信号也送到MUX2的另外一个输入端，最终经过PCFG信号选择后输出CKOUT信号；所述寄存器输入信号和逻辑功能表LFT会根据MuxA、MuxB和MuxC完成与、或、非等256种组合逻辑功能的实现；同步器完成逻辑功能表LFT输出逻辑的同步或同步器自身的复位、置位功能，MUX2完成逻辑功能表LFT输出逻辑是同步输出还是直接输出的选择二输入与门完成信号的输出使能或关闭。
[0008]根据上述技术方案，所述逻辑功能表LFT电路通过寄存器输入信号PCFG进行配置更改；所述LFT为一个八输入的多路复用器，PCFG的位映射到八个多路复用器输入端，LFT的输出由MuxA、MuxB和MuxC三个信号进行组合选择；使用LFT可以实现任何三个输入的组合逻辑函数，例如要实现组合逻辑MuxAandMuxB,对于MuxA和MuxB为1的任何组合，LFT的输出应该为1；而其它所有组合，LFT的输出应该为0，PCFG配置为11000000。
[0009]根据上述技术方案，所述寄存器控制逻辑单元用于根据CPU总线的读写时序要求完成内部控制逻辑单元和PLU内部控制所需的PCFG信号的配置、地址产生电路所需的CFG信号的配置以及对PLU1～PLU4的状态信号plu_sts的读取。
[0010]根据上述技术方案，所述CPU总线用于配合PGLI外部应用使用的CPU的不同完成不同的读写寄存器的时序产生，本专利技术使用的是配合ARMCPU使用的AMBA总线。
[0011]根据上述技术方案，所述地址产生电路用于完成9位输出地址的产生：首先根据寄存器控制逻辑单元输出的配置信号CFG[8:0]信号对产生的地址进行初始化的配置，确定输出的默认地址，其次通过寄存器继续配置CFG[10:9]位，如果这两位为00，则后续地址每次变化1；如果这两位为01，则后续地址每次变化2；如果这两位为10，则后续地址每次变化4；如果这两位为11，则后续地址每次变化8；同时通过寄存器配置CFG[12:11]位，如果这两位为00，则输出地址为高阻状态；如果这两位为01，则输出地址不变化；如果这两位为10，则输出地址递增，如果这两位为11，则输出地址递减；递增或递减的大小由CFG[10:9]设置；每一次地址的变化和保持时间由内部控制逻辑单元输出的FSM[2:0]信号进行控制；当FSM[2:0]为000时(本专利技术中用S0表示)，输出的地址为高阻状态，当FSM[2:0]为001、010、011、100、101、110时(分别用S1～S6表示)，输出地址将在默认地址基础上按+1/+2/+4/+8进行递增、递减或保持不动，当FSM[2:0]为111时(本专利技术中用S7表示)，输出的地址默认为高阻状态；通过寄存器控制逻辑单元输出的配置和内部控制逻辑单元输出的FSM[2:0]信号，地址产生电路可以灵活地产生各自各样的9位地址。
[0012]根据上述技术方案，所述内部控制逻辑单元用于通过寄存器控制逻辑单元输出的PCFG[31:16]信号，内部逻辑控制单元电路会根据PCFG[31:16]的配置，对八种状态(S0～S7)下的输入信号、输出信号、地址信号、数据信号进行控制；S0是IDLE状态，也叫初始态，S2～S6是中间状态，S7状态是停止状态；在S0状态下，配置PCFG[31]为1(写操作)、PCFG[30]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可编程通用逻辑接口电路，其特征在于：所述一种可编程通用逻辑接口电路包括四个独立可编程逻辑单元、寄存器控制逻辑单元、地址产生电路、读写数据寄存器、CPU总线和内部控制逻辑单元；所述可编程逻辑单元用于对信号进行接收并按内部控制逻辑功能分别产生状态信号和控制信号；所述寄存器控制逻辑单元用于对内部进行信号的配置和状态信号的读取；所述地址产生电路用于产生9位输出地址；所述读写数据寄存器用于产生写数据和接收读数据；所述CPU总线用于配合完成不同的读写寄存器的时序产生；所述内部控制逻辑单元实现控制信号、地址和数据的正确产生。2.根据权利要求1所述的一种可编程通用逻辑接口电路，其特征在于：所述四种可编程逻辑单元包括PLU1、PLU2、PLU3和PLU4；所述PLU1、PLU2、PLU3和PLU4分别收到EXT_CLK、Ext_rdy_pin1、Ext_rdy_pin2、Ext_rdy_pin3、Ext_rdy_pin4信号以及Int_ctrl_1、Int_ctrl_2、Int_ctrl_3、Int_ctrl_4信号，所述PLU1、PLU2、PLU3和PLU4接收信号后按PLU内部控制逻辑功能分别产生状态信号Plu1_sts、Plu2_sts、Plu3_sts、Plu4_sts和控制信号Ext_ctrl_pin1、Ext_ctrl_pin2、Ext_ctrl_pin3、Ext_ctrl_pin4。3.根据权利要求2所述的一种可编程通用逻辑接口电路，其特征在于：所述可编程逻辑单元PLU1、PLU2、PLU3、PLU4是四个功能完全相关而且相互独立的模块；单个可编程逻辑单元PLU内部由MUXA、MUXB、MUXC、MUX2
‑
204、MUX2
‑
205、寄存器输入信号、逻辑功能表LFT、同步器、MUX2
‑
209、二输入与门以及反相器组成；所述寄存器输入信号和逻辑功能表LFT会根据MuxA、MuxB和MuxC完成与、或、非组合逻辑功能的实现；同步器完成逻辑功能表LFT输出逻辑的同步或同步器自身的复位、置位功能；MUX2完成逻辑功能表LFT输出逻辑是同步输出还是直接输出的选择；二输入...

【专利技术属性】
技术研发人员：舒海军，刘跃刚，
申请(专利权)人：海速芯杭州科技有限公司深圳海速芯业科技有限公司无锡市海速芯业电子科技有限公司，
类型：发明
国别省市：