针对相位差分协议的错误信令窗口制造技术

描述了用于串行总线上的错误信令的系统、方法和装置。一种装置包括总线接口、相位差分解码器和处理器，总线接口被配置为将该装置耦合到串行总线，相位差分解码器被配置为根据串行总线接收的符号序列中的符号对之间的转变对数据解码，每个符号表示串行总线的信令状态，处理器被配置为检测在串行总线的两条线的信令状态下的错误信令窗口的指示符，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟，当错误在错误信令窗口的指示符的定时中或符号序列中被检测到时，在错误信令窗口期间通过总线接口发信号通知错误。令窗口期间通过总线接口发信号通知错误。令窗口期间通过总线接口发信号通知错误。

【技术实现步骤摘要】
【国外来华专利技术】针对相位差分协议的错误信令窗口
[0001]相关申请的交叉引用
[0002]本申请要求于2020年9月21日向美国专利局提交的未决非临时申请序列号17/027,541的优先权，该申请的内容如同在下文中全面阐述的以其全部并且出于所有适用目的并入本文。


[0003]本公开总体上涉及在处理电路与外围设备之间的串行总线接口，并且更具体地涉及检测和报告通过串行总线传输的符号序列中的错误或从符号序列中解码的数据中的错误。

技术介绍

[0004]移动通信设备可以包括各种组件，包括电路板、集成电路(IC)设备和/或片上系统(SoC)设备。这些组件可以包括通过共享数据通信总线进行通信的处理设备、用户接口组件、存储装置和其他外围组件，该共享数据通信总线可以包括多点串行总线或并行总线。业内已知的通用串行接口包括内部集成电路(I2C或I2C)串行接口及其衍生物和替代品。
[0005]移动工业处理器接口(MIPI)联盟定义了改进型集成电路(I3C)串行接口、射频前端(RFFE)接口、系统电源管理接口(SPMI)和其他接口的标准。例如，这些接口可以用于连接处理器、传感器和其他外围设备。在一些接口中，多个总线主设备耦合到串行总线，使得两个或更多个设备可以用作在串行总线上传输的不同类型的消息的总线主设备。SPMI协议定义了可以在基带或应用处理器与外围组件之间实现的硬件接口。在某些情况下，SPMI协议被实现以支持设备内的电源管理操作。
[0006]常规I3C协议通常用于控制串行总线上的半双工操作。对更高吞吐量的需求可以通过更高时钟速率或其他编码方案的使用来满足。在很多常规系统中，半双工串行总线上的错误报告会导致数据速率冲突与在编码块或信令序列中传输数据的某些编码方案冲突。

技术实现思路

[0007]本公开的某些方面涉及在数据流内提供预定义模式的系统、装置、方法和技术，这些模式可以由接收设备明确标识，并且改善高速通信接口的完整性，高速通信接口包括涉及相位差分编码的接口。
[0008]在本公开的各个方面，一种用于在耦合到串行总线的设备处接收数据的方法包括接收符号序列，每个符号表示串行总线的信令状态；根据符号序列中的符号对之间的转变对数据解码；检测在串行总线的两条线的信令状态下的错误信令窗口的指示符，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟；以及当错误在错误信令窗口的指示符的定时中或符号序列中被检测到时，在错误信令窗口期间发信号通知错误。
[0009]在本公开的各个方面，一种装置包括：被配置为将该装置耦合到串行总线的总线接口；被配置为根据从串行总线接收的符号序列中的符号对之间的转变对数据解码的相位
差分解码器，每个符号表示串行总线的信令状态；以及处理器，该处理器被配置为：检测在串行总线的两条线的信令状态下的错误信令窗口的指示符，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟；并且当错误在错误信令窗口的指示符的定时中或符号序列中被检测到时，在错误信令窗口期间通过总线接口发信号通知错误。
[0010]在本公开的各个方面，一种计算机可读介质存储有代码、指令和/或数据，包括在由处理器执行时使处理器进行以下操作的代码：接收符号序列，每个符号表示串行总线的信令状态；根据符号序列中的符号对之间的转变对数据解码；检测在串行总线的两条线的信令状态下的错误信令窗口的指示符，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟；以及当错误在错误信令窗口的指示符的定时中或符号序列中被检测到时，在错误信号窗口期间发信号通知错误。
[0011]在本公开的各个方面，一种装置包括：用于接收符号序列的部件，每个符号表示串行总线的信令状态；用于根据符号序列中的符号对之间的转变对数据解码的部件；用于检测在串行总线的两条线的信令状态下的错误信令窗口的指示符的部件，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟；以及用于当错误在错误信令窗口的指示符的定时中或符号序列中被检测到时在错误信号窗口期间发信号通知错误的部件。
[0012]在本公开的各个方面，一种用于从耦合到串行总线的设备传输数据的方法包括以符号序列中的符号对之间的转变对数据编码，每个符号定义串行总线的信令状态；通过串行总线传输符号序列；传输在串行总线的两条线的信令状态下的错误信令窗口的指示符，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟；在错误信令窗口中接收指示符号序列中的错误或错误信令窗口的指示符的定时中的错误的信令；以及当指示错误的信令在错误信令窗口中被接收到时，终止数据的传输。
[0013]在本公开的各个方面，一种装置包括：被配置为将该装置耦合到串行总线的总线接口；被配置为以符号序列中的符号对之间的转变对数据编码的相位差分编码器，每个符号定义串行总线的信令状态；以及处理器，该处理器被配置为：传输在串行总线的两条线的信令状态下的错误信令窗口的指示符，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟；在错误信令窗口中接收指示符号序列中的错误或错误信令窗口的指示符的定时中的错误的信令；并且当指示错误的信令在错误信令窗口中被接收到时，终止数据的传输。
[0014]在本公开的各个方面，一种计算机可读介质存储有代码、指令和/或数据，包括在由处理器执行时使处理器进行以下操作的代码：以符号序列中的符号对之间的转变对数据编码，每个符号定义串行总线的信令状态；通过串行总线传输符号序列；传输在串行总线的两条线的信令状态下的错误信令窗口的指示符，错误信令窗口的指示符对应于被禁止的符号组合或在控制信令中的延迟；在错误信令窗口中接收指示符号序列中的错误或错误信令窗口的指示符的定时中的错误的信令；以及当指示错误的信令在错误信令窗口中被接收到时，终止数据的传输。
[0015]在本公开的各个方面，一种用于管理在串行总线上执行的事务的装置包括：用于以符号序列中的符号对之间的转变对数据编码的部件，每个符号定义串行总线的信令状态；用于通过串行总线传输符号序列的部件；用于传输在串行总线的两条线的信令状态下的错误信令窗口的指示符的部件，错误信令窗口的指示符对应于被禁止的符号组合或在控
制信令中的延迟；用于在错误信令窗口中接收指示符号序列中的错误或错误信令窗口的指示符的定时中的错误的信令的部件；以及用于当指示错误的信令在错误信令窗口中被接收到时终止数据的传输的部件。
附图说明
[0016]图1示出了在IC设备之间采用数据链路的装置，该数据链路根据多个可用标准中的一个标准选择性地操作。
[0017]图2示出了通信接口，在该通信接口中多个设备使用串行总线连接。
[0018]图3示出了包括连接到串行总线的多个设备的装置的某些方面。
[0019]图4示出了与根据I2C协议发送给从设备的命令字相关的定时(timing)。
[0020]图5示出了当串行总线以由I3C规范定义的操作模式进行操作时串行总线上的信令的示例。
[0021]图6示出了I3C本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于在耦合到串行总线的设备处接收数据的方法，包括：接收符号序列，每个符号表示所述串行总线的信令状态；根据所述符号序列中的符号对之间的转变对所述数据解码；检测在所述串行总线的两条线的信令状态下的错误信令窗口的指示符，所述错误信令窗口的所述指示符对应于被禁止的符号组合或在控制信令中的延迟；以及当错误在所述错误信令窗口的所述指示符的定时中或所述符号序列中被检测到时，在所述错误信令窗口期间发信号通知所述错误。2.根据权利要求1所述的方法，其中在所述符号序列中检测到的所述错误包括奇偶校验错误。3.根据权利要求1所述的方法，还包括：当所述错误信令窗口的所述指示符在意外时间或在所述符号序列中的意外位置开始时，检测到所述错误，其中所述设备被预先配置有所述错误信令窗口的期望时间或所述符号序列中的期望位置的指示。4.根据权利要求1所述的方法，还包括：当所述错误信令窗口的所述指示符在完整符号序列被接收到之前开始时，检测到所述错误。5.根据权利要求1所述的方法，其中所述错误信令窗口的所述指示符领先所述错误信令窗口一个或多个符号间隔。6.根据权利要求1所述的方法，还包括：使用相位差分解码器对所述数据解码；以及使用独立于所述相位差分解码器进行操作的检测电路，来在所述错误信令窗口的所述指示符的所述定时中或所述符号序列中检测所述错误。7.根据权利要求1所述的方法，其中所述设备被配置为作为从设备进行操作，并且其中所述数据的传输在发信号通知所述错误之后被终止。8.根据权利要求1所述的方法，还包括：将所述设备作为总线主设备进行操作；以及传输信令模式，所述信令模式被配置为在发信号通知所述错误之后终止所述数据的传输。9.根据权利要求1所述的方法，还包括：当所述串行总线的所述两条线中的第一线在三个或更多个符号间隔中的每个符号间隔之后被切换、同时所述串行总线的所述两条线中的第二线维持在第一信令状态时，检测到所述错误信令窗口的所述指示符；以及当所述串行总线的所述两条线中的所述第一线在三个或更多个符号间隔中的每个符号间隔之后被切换、同时所述串行总线的所述两条线中的所述第二线维持在第二信令状态时，检测到同步模式。10.根据权利要求1所述的方法，还包括：当提前终止模式被延迟时，检测到所述错误信令窗口的所述指示符。11.一种数据通信装置，包括：总线接口，被配置为将所述数据通信装置耦合到串行总线；
相位差分解码器，被配置为根据从所述串行总线接收的符号序列中的符号对之间的转变对数据解码，每个符号表示所述串行总线的信令状态；以及处理器，被配置为：检测在所述串行总线的两条线的信令状态下的错误信令窗口的指示符，所述错误信令窗口的所述指示符对应于被禁止的符号组合或在控制信令中的延迟；以及当错误在所述错误信令窗口的所述指示符的定时中或所述符号序列中被检测到时，在所述错误信令窗口期间通过所述总线接口发信号通知所述错误。12.根据权利要求11所述的数据通信装置，其中在所述符号序列中检测到的所述错误包括奇偶校验错误。13.根据权利要求11所述的数据通信装置，其中所述处理器还被配置为：当所述错误信令窗口的所述指示符在意外时间或在所述符号序列中的意外位置开始时，检测到所述错误，其中所述数据通信装置被预先配置有所述错误信令窗口的期望时间或所述符号序列中的期望位置的指示。14.根据权利要求11所述的数据通信装置，其中所述处理器还被配置为：当所述错误信令窗口的所述指示符在完整符号序列被接收到之前开始时，检测到所述错误。15.根据权利要求11所述的数据通信装置，其中所述错误信令窗口的所述指示符领先所述错误信令窗口一个或多个符号间隔。16.根据权利要求11所述的数据通信装置，还包括：检测电路，被配置为独立于所述相位差分解码器来在所述错误信令窗口的所述指示符的所述定时中或所述符号序列中检测所述错误。17.根据权利要求16所述的数据通信装置，其中所述检测电路还被配置为：当所述串行总线的所述两条线中的第一线在三个或更多个符号间隔中的每个符号间隔之后被切换、同时所述串行总线的所述两条线中的第二线维持在第一信令状...

【专利技术属性】
技术研发人员：R，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：