数据处理电路、方法、芯片及电子设备技术

本公开涉及一种数据处理电路、方法、芯片及电子设备，所述数据处理电路包括、片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据；所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果；所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。本公开实施例提供的数据处理电路在整个数据处理流程中，处理芯片可无需中断，不仅提高了片间通信硬件的数据交互效率，而且提高了处理芯片自身的数据交互效率。片自身的数据交互效率。片自身的数据交互效率。

【技术实现步骤摘要】
数据处理电路、方法、芯片及电子设备


[0001]本公开涉及信息处理领域，尤其涉及一种数据处理电路、方法、芯片及电子设备。

技术介绍

[0002]随着电子设备的不断发展，电子设备中集成了越来越多的硬件，硬件之间可通过片内通信协议、片间通信协议进行通信，而不同通信方式之间的转换会直接影响电子设备在工作状态下的数据处理速度，故如何更好地实现电子设备内部的通信，是开发人员亟需解决的技术问题。

技术实现思路

[0003]有鉴于此，本公开提出了一种数据处理电路，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据；所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果；所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。
[0004]在一种可能的实施方式中，所述待处理数据包括：操作指令、第一访问地址、第二访问地址、待写入数据中的至少一项；其中，所述操作指令用以指示针对所述待处理数据的操作类别，所述第一访问地址用以访问转换桥，所述第二访问地址为待访问的一个片内通信硬件的全部地址或部分地址，所述待写入数据用以表示在所述操作指令为写入指令的情况下，所述片间通信硬件写入所述片内通信硬件的数据。
[0005]在一种可能的实施方式中，所述转换桥被配置为：在所述操作指令为写入指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址、和/或至少一个待写入数据进行拼接，得到所述多个待处理数据对应的至少一个待传输数据；其中，每个待传输数据的数据大小小于或等于所述转换桥与所述片内通信硬件之间的传输带宽大小；所述转换桥被配置为：依次发送所述至少一个待传输数据至所述至少一个待传输数据中的、拼接后的第二访问地址对应的第一片内通信硬件；所述第一片内通信硬件被配置为：保存所述至少一个待传输数据中的待写入数据，生成所述至少一个待传输数据中每个待传输数据对应的处理结果并作为所述每个待传输数据对应的待处理数据的处理结果发送至所述转换桥；其中，所述处理结果包括：待写入数据保存成功、待写入数据保存失败、地址访问成功、地址访问失败中的任意一项。
[0006]在一种可能的实施方式中，所述转换桥被配置为：在所述操作指令为读取指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址进行拼接，得到第三访问地址；所述转换桥被配置为：确定所述第三访问地址对应的第二片内通信硬件；所述第二片内通信硬件被配置为：获取待读取数据
并生成所述第三访问地址对应的处理结果，发送所述待读取数据以及所述第三访问地址对应的处理结果至所述转换桥，并将所述第三访问地址对应的处理结果和/或、所述待读取数据作为所述多个待处理数据对应的处理结果；其中，所述处理结果包括：地址访问成功或地址访问失败。
[0007]在一种可能的实施方式中，所述转换桥被配置为：根据预设的指示参数，确定是否对所述至少一个第二访问地址和/或、所述至少一个待写入数据进行拼接。
[0008]在一种可能的实施方式中，所述转换桥与所述片间通信硬件通过片间通信总线连接，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第一预设时长的情况下，调整所述片间通信总线的时钟对应的电平至休眠电平；其中，所述休眠电平用以在所述片间通信硬件确定所述时钟对应的电平为休眠电平的情况下，停止发送待处理数据。
[0009]在一种可能的实施方式中，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第二预设时长的情况下，调整所述片间通信总线的时钟对应的电平至工作电平；其中，所述工作电平用以在所述片间通信硬件确定所述时钟对应的电平为工作电平的情况下，继续发送待处理数据，所述第二预设时长大于所述第一预设时长。
[0010]在一种可能的实施方式中，所述转换桥被配置为：响应于对配置参数的更改，更新所述配置参数；其中，所述配置参数包括：第三访问地址大小、第一预设时长、第二预设时长、指示参数中的至少一项。
[0011]在一种可能的实施方式中，所述片间通信硬件包括显示单元。
[0012]在一种可能的实施方式中，所述显示单元包括显示面板，所述显示面板包括液晶显示面板、微发光二极管显示面板、发光二极管显示面板、迷你发光二极管显示面板、量子点发光二极管显示面板、有机发光二极管显示面板、阴极射线管显示面板、数字光处理显示面板、场发射显示面板、电浆显示面板、电泳显示面板、电润湿显示面板以及小间距显示面板中至少一种。
[0013]根据本公开的另一方面，提供了一种数据处理方法，应用于数据处理电路，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述数据处理方法包括：通过所述转换桥，持续接收所述片间通信硬件发送的多个待处理数据；通过所述转换桥以及所述多个待处理数据对应的片内通信硬件，处理所述多个待处理数据，得到每个待处理数据对应的处理结果；通过所述转换桥，发送所述每个待处理数据对应的处理结果至所述片间通信硬件。
[0014]在一种可能的实施方式中，所述数据处理电路为上述数据处理电路。
[0015]根据本公开的另一方面，提供了一种芯片，所述芯片包括处理单元、上述数据处理电路。
[0016]根据本公开的另一方面，提供了一种电子设备，所述电子设备包括上述芯片。
[0017]根据本公开的另一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为在执行所述存储器存储的指令时，实现上述
方法。
[0018]根据本公开的另一方面，提供了一种非易失性计算机可读存储介质，其上存储有计算机程序指令，其中，所述计算机程序指令被处理器执行时实现上述方法。
[0019]根据本公开的另一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
[0020]本公开实施例提供的数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据。所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果。所述转本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据处理电路，其特征在于，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据；所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果；所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。2.如权利要求1所述的数据处理电路，其特征在于，所述待处理数据包括：操作指令、第一访问地址、第二访问地址、待写入数据中的至少一项；其中，所述操作指令用以指示针对所述待处理数据的操作类别，所述第一访问地址用以访问转换桥，所述第二访问地址为待访问的一个片内通信硬件的全部地址或部分地址，所述待写入数据用以表示在所述操作指令为写入指令的情况下，所述片间通信硬件写入所述片内通信硬件的数据。3.如权利要求2所述的数据处理电路，其特征在于，所述转换桥被配置为：在所述操作指令为写入指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址、和/或至少一个待写入数据进行拼接，得到所述多个待处理数据对应的至少一个待传输数据；其中，每个待传输数据的数据大小小于或等于所述转换桥与所述片内通信硬件之间的传输带宽大小；所述转换桥被配置为：依次发送所述至少一个待传输数据至所述至少一个待传输数据中的、拼接后的第二访问地址对应的第一片内通信硬件；所述第一片内通信硬件被配置为：保存所述至少一个待传输数据中的待写入数据，生成所述至少一个待传输数据中每个待传输数据对应的处理结果并作为所述每个待传输数据对应的待处理数据的处理结果发送至所述转换桥；其中，所述处理结果包括：待写入数据保存成功、待写入数据保存失败、地址访问成功、地址访问失败中的任意一项。4.如权利要求2所述的数据处理电路，其特征在于，所述转换桥被配置为：在所述操作指令为读取指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址进行拼接，得到第三访问地址；所述转换桥被配置为：确定所述第三访问地址对应的第二片内通信硬件；所述第二片内通信硬件被配置为：获取待读取数据并生成所述第三访问地址对应的处理结果，发送所述待读取数据以及所述第三访问地址对应的处理结果至所述转换桥，并将所述第三访问地址对应的处理结果和/或、所述待读取数据作为所述多个待处理数据对应的处理结果；其中，所述处理结果包括：地址访问成功或地址访问失败。5.如权利要求3所述的数据处理电路，其特...

【专利技术属性】
技术研发人员：陈星宇，曹瀚文，
申请(专利权)人：北京集创北方科技股份有限公司，
类型：发明
国别省市：