集成电路控制方法及集成电路技术

本申请公开了一种集成电路控制方法，包括：获取双向二线制同步串行总线的读写错误率；比对读写错误率与预设阈值的大小，根据比较结果确定控制策略，以对集成电路的运行进行优化。本申请根据集成电路中I2C总线连接的双端中读数据与写数据过程中的错误率高低判断当前I2C的运行状况，并根据运行状况决定对集成电路的运行所进行的进一步优化策略，包括在读写错误率过高时降低错误率或是在读写错误率满足一定条件时对集成电路的功耗进行降低优化。相比于相关技术中采用简单重复获取数据并加以调整的方案，本申请可以实现在读写错误率与电路功耗之间根据一定条件进行平衡取舍，提高了集成电路控制的灵活性。提高了集成电路控制的灵活性。提高了集成电路控制的灵活性。

【技术实现步骤摘要】
集成电路控制方法及集成电路


[0001]本申请涉及集成电路
，特别涉及一种集成电路控制方法及集成电路。

技术介绍

[0002]在非车规电池管理系统(BMS)中，由于双向二线制同步串行总线(I2C总线)实现简单，微型控制单元(MCU)和模拟前端(AFE)通信使用I2C总线是很常见的方案。由于BMS系统工作环境恶劣，比如电机的启动、停止等会带来电源噪声等干扰，保证I2C通信的可靠性，同时电池管理系统自身的功耗与I2C通信的可靠性之间也存在一定的矛盾，这成为了一个亟待解决的问题。

技术实现思路

[0003]本申请提供了一种集成电路控制方法及集成电路。
[0004]本申请的集成电路控制方法，包括：
[0005]获取双向二线制同步串行总线的读写错误率；
[0006]比对所述读写错误率与预设阈值的大小，根据比较结果确定控制策略，以对所述集成电路的运行进行优化。
[0007]如此，本申请根据集成电路中I2C总线连接的双端中读数据与写数据过程中的错误率高低判断当前I2C的运行状况，并根据运行状况决定对集成电路的运行所进行的进一步优化策略，包括在读写错误率过高时降低错误率或是在读写错误率满足一定条件时对集成电路的功耗进行降低优化。相比于相关技术中采用简单重复获取数据并加以调整的方案，本申请可以实现在读写错误率与电路功耗之间根据一定条件进行平衡取舍，提高了集成电路控制的灵活性。
[0008]在某些实施方式中，所述比对所述读写错误率与预设阈值的大小，根据比较结果确定控制策略，包括：
[0009]在所述读写错误率大于或等于预设下限阈值，且所述读写错误率小于或等于预设上限阈值的情况下，获取所述双向二线制同步串行总线的读写错误率。
[0010]如此，本申请提供了在I2C读写错误率在正常范围时的控制策略。
[0011]在某些实施方式中，所述比对所述读写错误率与预设阈值的大小，根据比较结果确定控制策略，还包括：
[0012]在所述读写错误率小于预设下限阈值的情况下，
[0013]确定第一条件是否成立，所述第一条件为：集成电路要求提高所述双向二线制同步串行总线的时钟速率，且根据预设时钟速率级位设定所述双向二线制同步串行总线的时钟速率不为最高级位；
[0014]根据所述第一条件的成立情况，确定所述控制策略，以对所述集成电路的运行进行优化。
[0015]如此，本申请提供了当读写错误率低于预期时的控制策略。
[0016]在某些实施方式中，所述根据所述第一条件的成立情况，确定所述控制策略，包括：
[0017]在所述第一条件成立的情况下，
[0018]根据预设时钟速率级位设定，将所述双向二线制同步串行总线的时钟速率提高一个级位；
[0019]获取所述双向二线制同步串行总线的读写错误率。
[0020]如此，本申请提供了在第一条件成立时优化集成电路的控制策略。
[0021]在某些实施方式中，所述根据所述第一条件的成立情况，确定所述控制策略，还包括：
[0022]在所述第一条件不成立的情况下，
[0023]确定第二条件是否成立，所述第二条件为：集成电路要求降低所述双向二线制同步串行总线的电压，且根据预设电压级位设定所述双向二线制同步串行总线的电压不为最低级位；
[0024]根据所述第二条件的成立情况，确定所述控制策略。
[0025]如此，本申请提供了在第一条件不成立时优化集成电路的控制策略。
[0026]在某些实施方式中，所述根据所述第二条件的成立情况，确定所述控制策略包括：
[0027]在所述第二条件成立的情况下，
[0028]根据所述预设电压级位设定，将所述双向二线制同步串行总线的电压降低一个级位；
[0029]获取所述双向二线制同步串行总线的读写错误率。
[0030]如此，本申请提供了在第二条件成立时优化集成电路的控制策略。
[0031]在某些实施方式中，所述根据所述第二条件的成立情况，确定所述控制策略包括：
[0032]在所述第二条件不成立的情况下，
[0033]获取所述双向二线制同步串行总线的读写错误率。
[0034]如此，本申请提供了在第二条件不成立时优化集成电路的控制策略。
[0035]在某些实施方式中，所述比对所述读写错误率与预设阈值的大小，根据比较结果确定控制策略，包括：
[0036]在所述读写错误率大于预设上限阈值的情况下，
[0037]确定第三条件是否成立，所述第三条件为：根据预设时钟速率级位设定所述双向二线制同步串行总线的时钟速率为最低级位；
[0038]根据所述第三条件的成立情况，确定所述控制策略，以降低所述双向二线制同步串行总线的读写错误率。
[0039]如此，本申请提供了在读写错误率高于预期时的控制策略。
[0040]在某些实施方式中，所述根据所述第三条件的成立情况，确定所述控制策略，包括：
[0041]在所述第三条件不成立的情况下，
[0042]根据预设时钟速率级位设定，将所述双向二线制同步串行总线的时钟速率降低一个级位；
[0043]获取所述双向二线制同步串行总线的读写错误率。
[0044]如此，本申请提供了在第三条件不成立时优化集成电路的控制策略。
[0045]在某些实施方式中，所述根据所述第三条件的成立情况，确定所述控制策略，包括：
[0046]在所述第三条件成立的情况下，
[0047]确定第四条件是否成立，所述第四条件为：根据预设电压级位设定所述双向二线制同步串行总线的电压为最高级位；
[0048]根据所述第四条件的成立情况，确定所述控制策略。
[0049]如此，本申请提供了在第三条件成立时优化集成电路的控制策略。
[0050]在某些实施方式中，所述根据所述第四条件的成立情况，确定所述控制策略，包括：
[0051]在所述第四条件不成立的情况下，
[0052]根据所述预设电压级位设定，将所述双向二线制同步串行总线的电压提高一个级位；
[0053]获取所述双向二线制同步串行总线的读写错误率。
[0054]如此，本申请提供了在第四条件不成立时优化集成电路的控制策略。
[0055]在某些实施方式中，所述根据所述第四条件的成立情况，确定所述控制策略，包括：
[0056]在所述第四条件成立的情况下，
[0057]向所述集成电路中的控制器发送调整失败报告，所述调整失败报告用于描述所述双向二线制同步串行总线的读写错误率无法调整；
[0058]获取所述双向二线制同步串行总线的读写错误率。
[0059]如此，本申请提供了在第四条件成立时优化集成电路的控制策略。
[0060]本申请还提供了一种集成电路，包括控制模块与执行模块，所述控制模块与所述执行模块通过双向二线制同步串行总线连接，所述控制模块包括：
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路控制方法，其特征在于，所述方法包括：获取双向二线制同步串行总线的读写错误率；比对所述读写错误率与预设阈值的大小，根据比较结果确定控制策略，以对所述集成电路的运行进行优化。2.根据权利要求1所述的方法，其特征在于，所述比对所述读写错误率与预设阈值的大小，根据比较结果确定控制策略，包括：在所述读写错误率大于或等于预设下限阈值，且所述读写错误率小于或等于预设上限阈值的情况下，获取所述双向二线制同步串行总线的读写错误率。3.根据权利要求1所述的方法，其特征在于，所述比对所述读写错误率与预设阈值的大小，根据比较结果确定控制策略，还包括：在所述读写错误率小于预设下限阈值的情况下，确定第一条件是否成立，所述第一条件为：集成电路要求提高所述双向二线制同步串行总线的时钟速率，且根据预设时钟速率级位设定所述双向二线制同步串行总线的时钟速率不为最高级位；根据所述第一条件的成立情况，确定所述控制策略，以对所述集成电路的运行进行优化。4.根据权利要求3所述的方法，其特征在于，所述根据所述第一条件的成立情况，确定所述控制策略，包括：在所述第一条件成立的情况下，根据预设时钟速率级位设定，将所述双向二线制同步串行总线的时钟速率提高一个级位；获取所述双向二线制同步串行总线的读写错误率。5.根据权利要求3所述的方法，其特征在于，所述根据所述第一条件的成立情况，确定所述控制策略，还包括：在所述第一条件不成立的情况下，确定第二条件是否成立，所述第二条件为：集成电路要求降低所述双向二线制同步串行总线的电压，且根据预设电压级位设定所述双向二线制同步串行总线的电压不为最低级位；根据所述第二条件的成立情况，确定所述控制策略。6.根据权利要求5所述的方法，其特征在于，所述根据所述第二条件的成立情况，确定所述控制策略包括：在所述第二条件成立的情况下，根据所述预设电压级位设定，将所述双向二线制同步串行总线的电压降低一个级位；获取所述双向二线制同步串行总线的读写错误率。7.根据权利要求5所述的方法，其特征在于，所述根据所述第二条件的成立情况，确定所述控制策略包括：在所述第二条件不成立的情况下，获取所述双向二线制同步串行...

【专利技术属性】
技术研发人员：钱治军，王蒙，
申请(专利权)人：深圳市创芯微微电子有限公司，
类型：发明
国别省市：