半导体器件及其制造方法技术

本公开涉及半导体器件及其制造方法。一种半导体器件可以包括：第一线；第二线，其设置在第一线之上，以与第一线间隔开；可变电阻层，其设置在第一线和第二线之间；选择器层，其插置于可变电阻层和第二线之间；第一电介质层，其包括电介质材料并且设置在第一线上和可变电阻层和选择器层的侧壁上；以及第二电介质层，其设置在第一电介质层上，其中，选择器层包括第一电介质层中所包括的电介质材料和掺杂在电介质材料中的掺杂剂。电介质材料中的掺杂剂。电介质材料中的掺杂剂。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本专利文件要求于2021年10月28日提交的第10
‑
2021
‑
0145521号韩国专利申请的优先权，其通过引用被整体合并于此。


[0003]本专利文件公开的技术和实施方式涉及存储电路或存储器件及其在电子器件或电子系统中的应用。

技术介绍

[0004]近来，随着电子设备趋于小型化、低功耗、高性能、多功能化等，在本领域已对能够在多种电子设备(诸如计算机、便携式通信设备等)中存储信息的半导体器件产生需求，并且已对该半导体器件的进行了研究。这样的半导体器件能够根据被施加的电压或电流通过在不同的电阻状态之间切换来存储数据。半导体器件可以包括电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)以及电熔丝(E
‑
fuse)等。

技术实现思路

[0005]本专利文件中的公开技术包括存储电路或存储器件及其在电子器件或电子系统以及电子器件的多种实施方式中的应用，其中电子器件包括能够减小工艺难度以及确保可拓展性的半导体器件。
[0006]在一个方面，半导体器件可以包括：第一线；第二线，其设置在第一线上方，以与第一线间隔开；可变电阻层，其设置在第一线和第二线之间；选择器层，其插置于可变电阻层和第二线之间；第一电介质层，其包括电介质材料并且设置在第一线上和可变电阻层和选择器层的侧壁上；以及第二电介质层，其设置在第一电介质层上，其中，选择器层包括第一电介质层中包括的电介质材料和掺杂在电介质材料中的掺杂剂。
[0007]在另一个方面，用于制造半导体器件的方法可以包括：在衬底之上形成第一线；在第一线上形成可变电阻层；在第一线和可变电阻层上形成第一电介质层；在第一电介质层上形成第二电介质层；移除第二电介质层的一部分以暴露第一电介质层的一部分；以及通过执行离子注入工艺将掺杂剂添加到第一电介质层的暴露的部分以将第一电介质层转化成选择器层。
附图说明
[0008]图1A和图1B示出了基于本公开技术的一些实施方式的半导体器件。
[0009]图1C示出了基于本公开技术的一些实施方式的可变电阻层中所包括的磁性隧道结(MTJ)结构的示例。
[0010]图2A至图2F是示出基于本公开技术的一些实施方式的用于制造半导体器件的示
例方法的剖视图。
[0011]图3示出了基于本公开技术的一些实施方式的半导体器件的另一个示例。
[0012]图4示出了基于本公开技术的一些实施方式的半导体器件的又一个示例。
具体实施方式
[0013]在下文中，将参考附图详细地描述本公开的多种实施例。
[0014]图1A和图1B示出了基于本公开技术的一些实施方式的半导体器件。图1A是立体图，以及图1B是沿图1A的A
‑
A'线截取的剖视图。
[0015]参考图1A和图1B，半导体器件可以包括交叉点结构，该交叉点结构包括衬底100、第一线110、第二线130以及存储单元120，第一线110形成在衬底100之上并在第一方向延伸，第二线130形成在第一线110之上，以与第一线110间隔开并在与第一方向交叉的第二方向延伸，以及存储单元120设置在第一线110和第二线130之间的第一线110和第二线130的交叉处。
[0016]衬底100可以包括诸如硅的半导体材料。可以在衬底100中形成所需要的下部结构(未示出)。例如，衬底100可以包括与第一线110和/或第二线130电连接的驱动电路(未示出)以控制存储单元120的操作。
[0017]第一线110和第二线130可以分别连接到存储单元120的下端和上端，并且可以向存储单元120提供电压或电流以驱动存储单元120。当第一线110用作字线时，第二线130可以用作位线。相反地，当第一线110用作位线时，第二线130可以用作字线。第一线110和第二线130可以包括具有多种导电材料中的一个或更多个的单层结构或多层结构。导电材料的示例可以包括金属、金属氮化物、或导电碳材料、或其组合，但不限于此。例如，第一线110和第二线130可以包括钨(W)、钛(Ti)、钽(Ta)、铂(Pt)、铝(Al)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pb)、钨氮化物(WN)、钨硅化物(WSi)、钛氮化物(TiN)、硅钛氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽氮化物(TaN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)、碳(C)、硅碳化物(SiC)、或硅碳氮化物(SiCN)、或其组合。
[0018]存储单元120可以布置成具有沿着第一方向和第二方向的行和列的矩阵，使得第一线110和第二线130之间的交叉区域重叠。在一个实施方式中，存储单元120中的每一个的尺寸可以与第一线110和第二线130的每一个对应对之间的交叉区域的尺寸基本相同或比其小。在另一种实施方式中，存储单元120中的每一个的尺寸可以大于第一线110和第二线130的每一个对应对之间的交叉区域的尺寸。
[0019]第一线110、第二线130与存储单元120之间的空间可以利用电介质材料来填充。
[0020]存储单元120可以包括堆叠结构，堆叠结构包括下电极层121、可变电阻层122、中间电极层123、选择器层124和上电极层125。
[0021]下电极层121可以插置于第一线110和可变电阻层122之间并且设置在存储单元120中的每一个的最下部。下电极层121可以用作第一线110中对应的一个和存储单元120中的每一个的剩余部分(例如，元件122、123、124和125)之间的承载电压或电流的电路节点。中间电极层123可以插置于可变电阻层122和选择器层124之间。中间电极层123可以在将可变电阻层122和选择器层124彼此物理地间隔开的同时，将可变电阻层122和选择器层124彼此电连接。上电极层125可以设置在存储单元120的最上部并且用作存储单元120的其余部
分和第二线130中对应的一个之间的电压或电流的传输路径。
[0022]下电极层121、中间电极层123以及上电极层125可以分别包括具有多种导电材料(诸如金属、金属氮化物、导电碳材料或其组合)的单层结构或多层结构。例如，下电极层121、中间电极层123以及上电极层125可以包括钨(W)、钛(Ti)、钽(Ta)、铂(Pt)、铝(Al)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pb)、钨氮化物(WN)、钨硅化物(WSi)、钛氮化物(TiN)、钛硅氮化物(TiSiN)、钛铝氮化物(TiAlN)、钽氮化物(TaN)、钽硅氮化物(TaSiN)、钽铝氮化物(TaAlN)、碳(C)、硅碳化物(SiC)，或硅碳氮化物(SiCN)或其组合。
[0023]下电极层121、中间电极层123以及上电极层125可以包括彼此相同的材料或彼此不同的材料。
[0024]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一线；第二线，其设置在所述第一线之上，以与所述第一线间隔开；可变电阻层，其设置在所述第一线和所述第二线之间；选择器层，其插置于所述可变电阻层和所述第二线之间；第一电介质层，其包括电介质材料并且设置在所述第一线上及所述可变电阻层和所述选择器层的侧壁上；以及第二电介质层，其设置在所述第一电介质层上，其中，所述选择器层包括所述第一电介质层中包括的所述电介质材料和掺杂在所述电介质材料中的掺杂剂。2.根据权利要求1所述的半导体器件，其中，所述第二线设置在所述选择器层上。3.根据权利要求1所述的半导体器件，其中，所述电介质材料包括氧化物、氮化物、氮氧化物或其组合。4.根据权利要求1所述的半导体器件，其中，所述掺杂剂包括硼B、氮N、碳C、磷P、砷As、铝Al、硅Si和锗Ge中的一个或更多个。5.根据权利要求1所述的半导体器件，其中，所述掺杂剂在所述选择器层中自对准。6.根据权利要求1所述的半导体器件，还包括：下电极层，其设置在所述第一线和所述可变电阻层之间；中间电极层，其设置在所述可变电阻层和所述选择器层之间；以及上电极层，其设置在所述选择器层和所述第二线之间。7.根据权利要求1所述的半导体器件，还包括侧壁间隔件层，其设置在所述可变电阻层的侧壁上。8.根据权利要求1所述的半导体器件，还包括接触层，其设置在所述选择器层之上。9.根据权利要求8所述的半导体器件，其中，所述第二线设置在所述接触层上。10.一种用...

【专利技术属性】
技术研发人员：河泰政，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：