半频存储器装置中的重影命令抑制制造方法及图纸

本申请案涉及半频存储器装置中的重影命令抑制。存储器装置包含命令接口，所述命令接口经配置以经由多个命令地址位从主机装置接收双循环命令。所述存储器装置还包含命令解码器，其经配置以在所述双循环命令的第一循环中对所述多个命令地址位的第一部分进行解码。所述命令解码器包含掩模电路系统。所述掩模电路系统包含经配置以生成掩模信号的掩模生成电路系统。所述掩模电路系统还包含多路复用器电路系统，其经配置以应用所述掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中解码所述多个命令地址位的第二部分。解码所述多个命令地址位的第二部分。解码所述多个命令地址位的第二部分。

【技术实现步骤摘要】
半频存储器装置中的重影命令抑制


[0001]本公开的实施例大体上涉及半导体装置领域。更具体地，本公开的实施例涉及掩模电路系统，所述掩模电路系统掩蔽不被解码为命令的命令地址位以免在存储器装置的半频电路中被解码。

技术介绍

[0002]半导体装置(例如，存储器装置)利用具有数据信号、数据选通脉冲、命令及/或其它信号的移位的时序来执行操作。使用命令地址位对命令进行解码及捕获。一些利用地址进行其操作(例如写入(WR)、写入模式(WRP)、激活及读取命令)的存储器装置使用将基于解码命令在第二循环中捕获的命令地址位。这些第二循环命令地址位可能不需要解码且不应被解码。然而，第二循环中的一些命令地址位在被不正确解码时可表现为重影命令的第一循环，即使其实际上并非待被解码以启动命令的命令的第一循环的一部分。换句话说，在没有一些掩蔽技术的情况下，存储器装置可能无法区分命令地址位上的数据是否待被解码为新接收的命令的一部分。
[0003]本公开的实施例可针对上文所陈述的问题中的一或多个。

技术实现思路

[0004]根据本申请案的方面，提供一种存储器装置。所述存储器装置包括：命令接口，其经配置以经由多个命令地址位从主机装置接收双循环命令；及命令解码器，其经配置以在所述双循环命令的第一循环中对所述多个命令地址位的第一部分进行解码，且包括掩模电路系统，其包括：掩模生成电路系统，其经配置以生成掩模信号；及多路复用器电路系统，其经配置以应用所述掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中解码所述多个命令地址位的第二部分。
[0005]根据本申请案的另一方面，提供一种存储器装置。所述存储器装置包括：命令接口，其经配置以经由多个命令地址位从主机装置接收双循环命令；及命令解码器，其经配置以在所述双循环命令的第一循环中对所述多个命令地址位的第一部分进行解码，其包括：第一流水线，其包括：第一掩模生成电路系统，其经配置以生成第一掩模信号；第一多路复用器电路系统，其经配置以在所述第一流水线中接收到所述第一循环时应用所述第一掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中对所述多个命令地址位的第二部分进行解码，其中所述第一流水线使用以含有所述第一及第二循环的系统时钟的一半频率振荡的偶数时钟进行操作；及第二流水线，其包括：第二掩模生成电路系统，其经配置以生成第二掩模信号；及第二多路复用器电路系统，其经配置以在所述第二流水线中接收到所述第一循环时应用所述第二掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中对所述多个命令地址位的所述第二部分进行解码，其中所述第二流水线使用以所述系统时钟的一半频率振荡的奇数时钟进行操作。
[0006]根据本申请案的又一方面，提供一种方法。所述方法包括：在系统时钟的第一循环
中在命令接口处接收多个命令地址位的第一部分；使用存储器装置的掩模生成电路系统确定对应于所述多个命令地址位的命令是有效的双循环命令还是双循环命令的第二循环；及基于所述命令是有效的双循环命令的所述确定，在所述掩模生成电路系统中断言掩模信号，其中所述掩模信号的断言经配置以阻止对在对应于所述双循环命令的所述系统时钟的第二循环期间接收的所述多个命令地址位的第二部分进行解码。
附图说明
[0007]图1是说明根据本公开的实施例的具有掩模电路系统的存储器装置的某些特征的简化框图；
[0008]图2是根据实施例的在1N模式下图1的存储器装置的半频模式的时序图；
[0009]图3是根据实施例的在2N模式下图1的存储器装置的半频模式的时序图；
[0010]图4是根据实施例的具有掩模生成电路及多路复用器电路的图1的掩模电路系统的框图；
[0011]图5是根据实施例在1N模式下图1的存储器装置中的双循环命令的时序图；
[0012]图6是根据实施例的图1的存储器装置的时序图，所述存储器装置使用双循环历史来确定循环对应于1N模式下的有效命令还是重影命令；及
[0013]图7是根据实施例的图1的存储器装置的时序图，所述存储器装置使用双循环历史来确定循环对应于具有连续命令的1N模式下的有效命令还是重影命令；
[0014]图8是根据实施例的图1的存储器装置在2N模式下接收连续命令的时序图；
[0015]图9是根据实施例的图1的存储器装置在2N模式下接收多个命令的时序图；
[0016]图10是根据实施例的图4的掩模生成电路系统的电路图；
[0017]图11是根据实施例的用于偶数流水线的图4的多路复用器电路系统的电路图；及
[0018]图12是根据实施例的用于奇数流水线的图4的多路复用器电路系统的电路图。
具体实施方式
[0019]下文将描述一或多个具体实施例。为了提供对这些实施例的简要描述，说明书中并未描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的开发中，如在任何工程或设计项目中，必须做出许多特定于实施方案的决策，以实现开发人员的特定目标，例如遵守与系统相关的及与业务相关的约束，这可能因各实施方案而不同。此外，应了解，此开发工作可能为复杂且耗时的，但对于受益于本专利技术的普通技术人员来说，这仍将是设计、制作及制造的例行工作。
[0020]如先前所述，可在系统时钟的连续循环中捕获双循环命令的命令地址位。例如，第二循环中的位可对应于待用于执行命令(例如，写入、读取等)的选项及/或存储器地址。然而，在第二循环中捕获的位可看起来像来自第一循环的指示新命令的位。如果不抑制这些重影命令，其可被不正确地解码。此外，由于使用掩蔽的存储器装置的半频模式，抑制或掩蔽这些重影命令可能变得更加复杂。半频模式意味着存储器装置包含两个流水线，所述两个流水线各自以是系统时钟频率的一半的频率操作。另外，半频模式可包含1N模式或2N模式。在1N模式下，在系统时钟的连续循环上在不同流水线中接收双循环命令的双循环。在2N模式下，在系统时钟的对应于第一流水线(例如，遵循系统时钟的偶数循环的偶数流水线)
的非连续循环上的相同流水线中接收双循环命令的双循环，其中所述循环与系统时钟的对应于第二流水线(例如，遵循系统时钟的奇数循环的奇数流水线)的另一循环分离。
[0021]现在转向图，图1为说明存储器装置10的某些特征的简化框图。具体地，图1的框图为说明存储器装置10的某一功能性的功能框图。根据一个实施例，存储器装置10可为DDR5 SDRAM装置。与先前数代的DDR SDRAM相比，DDR5 SDRAM的各种特征允许降低的功耗、更大的带宽及更大的存储容量。
[0022]存储器装置10可包含多个存储体12。例如，存储体12可为DDR5 SDRAM存储体。可在布置在双列直插式存储器模块(DIMMS)上的一或多个芯片(例如，SDRAM芯片)上提供存储体12。如将了解，每一DIMM可包含多个SDRAM存储器芯片(例如，x8或x16个存储器芯片)。每一SDRAM存储器芯片可包含一或多个存储体12。存储器装置10表示具有多个存储体12的单个存储器芯片(例如，SDR本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，其包括：命令接口，其经配置以经由多个命令地址位从主机装置接收双循环命令；及命令解码器，其经配置以在所述双循环命令的第一循环中对所述多个命令地址位的第一部分进行解码，且包括掩模电路系统，其包括：掩模生成电路系统，其经配置以生成掩模信号；及多路复用器电路系统，其经配置以应用所述掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中解码所述多个命令地址位的第二部分。2.根据权利要求1所述的存储器装置，其中所述命令解码器包括两个流水线，所述两个流水线各自以对应于所述第一及第二循环的系统时钟的频率的一半的频率操作。3.根据权利要求2所述的存储器装置，其中所述两个流水线中的第一流水线包括所述掩模生成电路系统及所述多路复用器电路系统，且所述掩模信号经配置以阻止所述第二流水线对所述第二部分进行解码。4.根据权利要求3所述的存储器装置，其中所述两个流水线以2N模式操作，其中所述双循环命令的所述第一及第二循环两者均在所述系统时钟的非连续循环中在所述第一流水线中流水线化。5.根据权利要求3所述的存储器装置，其中所述两个流水线中的第二流水线包括：额外掩模生成电路系统，其经配置以生成额外掩模信号；及额外多路复用器电路系统，其经配置以应用所述额外掩模信号以阻止所述第二流水线解码额外双循环命令的第二循环中的多个命令地址位。6.根据权利要求5所述的存储器装置，其中所述多路复用器电路系统经配置以接收所述额外掩模信号及所述掩模信号并选择所述掩模信号用于施加到所述第一流水线。7.根据权利要求2所述的存储器装置，其中所述两个流水线中的第一流水线包括所述掩模生成电路系统及所述多路复用器电路系统，且所述掩模信号经配置以阻止所述两个流水线中的第二流水线对所述第二部分进行解码。8.根据权利要求7所述的存储器装置，其中所述两个流水线以1N模式操作，其中所述双循环命令的所述第一循环在所述第一流水线中流水线化，且所述双循环命令的所述第二循环在所述系统时钟的连续循环中的所述第二流水线中流水线化。9.根据权利要求7所述的存储器装置，其中所述两个流水线中的所述第二流水线包括：额外掩模生成电路系统，其经配置以生成额外掩模信号；及额外多路复用器电路系统，其经配置以应用所述额外掩模信号以阻止所述第一流水线解码额外双循环命令的第二循环中的多个命令地址位。10.根据权利要求9所述的存储器装置，其中所述多路复用器电路系统经配置以接收所述额外掩模信号及所述掩模信号并选择所述额外掩模信号用于施加到所述第一流水线。11.根据权利要求1所述的存储器装置，其中所述掩模生成电路系统经配置以至少部分地基于与所述第一循环之前的所述第一及第二循环相对应的系统时钟的先前循环中的所述命令地址位中的一个来生成所述掩码信号。12.根据权利要求1所述的存储器装置，其中所述掩模生成电路系统经配置以至少部分地基于在所述第一循环之前两个循环的系统时钟的先前循环中的所述命令地址位中的一个而生成所述掩模信号，其中所述系统时钟对应于所述第一及第二循环。
13.根据权利要求1所述的存储器装置，其中所述掩模生成电路系统经配置以至少部分地基于芯片选择信号来生成所述掩模信号。14.一种存储器装置，其包括：命令接口，其经配置以经由多个命令地址位从主机装置接收双循环命令；及命令解码器，其经配置以在所述双循环命令的第一循环中对所述多个命令地址位的第一部分进行解码，其包括：第一流水线，其包括：第一掩模生成电路系统，其经配置以生成第一掩模信号；第一多路复用器电路系统，其经配置以在所述第一流水线中接收到所述第一循环时应用所述第一掩模信号以阻止所述命令解码器在所述双循环命令的第二循环中对所述多个命令地址位的第二部分进行解码，其中所述第一流水线使用以含有所述第一及第二循环的系统时钟的一半频率振荡的偶数时钟进行操作；及第二流水线，其包括：第二掩模生成电路系统，其经配置以生成第二掩模信号...

【专利技术属性】
技术研发人员：N，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：