超结器件及其制作方法和电子器件技术

本申请的实施例提出了一种超结器件及其制作方法和电子器件。超结器件包括衬底以及设置在衬底一侧的外延层、至少两个多晶硅、浮空区、第一栅氧结构和第二栅氧结构。其中，衬底和外延层均为第一导电类型；多晶硅位于外延层，多晶硅为第二导电类型；浮空区位于外延层内且位于其中两个多晶硅之间，浮空区为第二导电类型；第一栅氧结构位于浮空区远离衬底的一侧，且第一栅氧结构与浮空区间隔设置，第二栅氧结构位于外延层远离衬底的一侧。根据本申请实施例中的超结器件，通过设置第一栅氧结构和浮空区能够增加栅漏两级之间的相对面积，使得栅漏电容变大，能够降低超结器件在导通和关闭过程中的电流变化率di/dt和电压变化率dv/dt，改善EMI噪声问题。EMI噪声问题。EMI噪声问题。

【技术实现步骤摘要】
超结器件及其制作方法和电子器件


[0001]本专利技术涉及半导体
，尤其涉及一种超结器件及其制作方法和电子器件。

技术介绍

[0002]相对于传统MOSFET (金属氧化物半导体场效应晶体管，Metal Oxide Semiconductor Field Effect Transistor)，超结MOSFET在N
‑
漂移区中引入了交替排列的N型柱、P型柱，如此，在正向导通阶段，P型柱与N型柱之间能够形成横向电场，即所谓电荷平衡；但是超结MOSFET本质上仍为MOSFET，其内部依然存在寄生体二极管(简称体二极管)，超结MOSFET的源极为体二极管的阳极，漏极为体二极管的阴极。
[0003]超结MOSFET应用在全桥等驱动电机应用电路中时，其体二极管起到续流作用。体二极管导通时，漂移区内存储着大量的空穴载流子。体二极管从导通状态到耐压状态切换的过程，需要排出体内存储的载流子，形成较大的反向电流。由于超结MOSFET在较低电压时漂移区已经完全耗尽，漂移区内载流子被排出，因此超结MOSFET体二极管反向恢复时的di/dt以及dv/dt极大，反向恢复特型较硬。高di/dt以及高dv/dt会导致严重的EMI（Electromagnetic Interference，电磁干扰噪声），加上系统中寄生电感的影响，高di/dt会导致高的电压过冲，这些都对应用系统造成不利影响。

技术实现思路

[0004]本专利技术提供了一种超结器件及其制作方法和电子器件，以改善超结器件在导通和关闭过程中的EMI噪声问题。
[0005]为解决上述技术问题，本专利技术采用如下技术方案：本申请第一方面的实施例提出了一种超结器件，超结器件包括衬底以及设置在衬底一侧的外延层、至少两个多晶硅、浮空区、第一栅氧结构和第二栅氧结构。其中，衬底和外延层均为第一导电类型；多晶硅位于外延层，多晶硅为第二导电类型；浮空区位于外延层内且位于其中两个多晶硅之间，浮空区为第二导电类型；第一栅氧结构位于浮空区远离衬底的一侧，且第一栅氧结构与浮空区之间形成有隔离层，隔离层为第一导电类型，第二栅氧结构位于外延层远离衬底的一侧。
[0006]在本实施例中，第一导电类型与第二导电类型的导电类型相反，当第一导电类型为N型时，第二导电类型为P型，当第一导电类型为P型时，第二导电类型为N型。超结器件的衬底可以为N型也可以为P型，示例性的，当衬底为N型时，外延层也为N型，多晶硅即为P型，P型的多晶硅也可以称为P柱，浮空区也为P型，P型的浮空区也可以称为浮空P型柱，也就是说，在本实施例中，在外延层上形成交替排列的P型柱、N型柱、浮空P柱、N型柱以及另外一个P型柱。
[0007]在本实施例中，第一栅氧结构可以包括第一栅极和环绕在第一栅极外围的第一氧化层，第一氧化层使得第一栅极与外延层间隔设置，第二栅氧结构可以包括第二栅极和位于第二栅极与外延层之间的第二氧化层，第二氧化层使得第二栅极与外延层间隔设置。浮
空区位于第一栅氧结构的底部，且浮空区与第一栅氧结构之间形成有隔离层，以此将浮空区与第一栅氧结构互相间隔。浮空区和多晶硅均为第二导电类型，隔离层为第一导电类型，因此浮空区可以为注入硼（B）或者磷（P）的多晶硅，当多晶硅为P型柱时，浮空区即为浮空P型柱，而隔离层与外延层均为第一导电类型，例如，隔离层与外延层可以均为N
‑
型，如此，隔离层在本质上便相当于外延层的一部分。
[0008]根据本申请实施例中的超结器件，其包括第一栅氧结构和第二栅氧结构，相较于相关技术中的超结器件，本实施例中引入了第一栅氧结构，而且，在第一栅氧结构的底部设置有浮空区，浮空区与多晶硅均为第二导电类型，由于栅漏电容（Cgd，Capacitance of gate
‑
drain）与耗尽层的面积正相关，如此，通过设置第一栅氧结构能够增加栅漏两级之间的相对面积，使得栅漏电容（Cgd）变大，通过上述的公式得知，通过增大栅漏电容（Cgd）即可降低超结器件开通关断过程中电压过冲dv/dt 和电流过冲di/dt ，因此，本申请实施例中的超结器件能够降低超结器件在导通和关闭过程中的电流变化率di/dt和电压变化率dv/dt，进而改善超结器件在导通和关闭过程中的EMI噪声问题。
[0009]此外，根据本申请实施例中的超结器件还可以具有以下技术特征：在本申请的一些实施例中，所述超结器件包括cell区和设置在所述cell区两侧的终端区，所述第一栅氧结构和所述浮空区均位于所述cell区。
[0010]在本申请的一些实施例中，所述超结器件还包括第二导电类型体区和第一导电类型区域，所述第二导电类型体区位于所述浮空区远离所述衬底的一侧，且所述第一栅氧结构位于所述第二导电类型体区内，所述第一导电类型区域位于所述第二导电类型体区内远离所述衬底的一侧。
[0011]在本申请的一些实施例中，所述第一栅氧结构包括第一栅极和第一氧化层，所述第一氧化层包覆所述第一栅极，其中，所述第一氧化层在所述衬底的厚度方向的尺寸为1000埃至20000埃。
[0012]在本申请的一些实施例中，所述超结器件还包括第一金属和第二金属，所述第一金属与所述第一栅氧结构的所述第一栅极连接，所述第二栅氧结构包括第二栅极和第二氧化层，所述第二金属与所述第二栅氧结构的所述第二栅极连接，且所述第一金属和所述第二金属互相间隔设置。
[0013]在本申请的一些实施例中，所述多晶硅沿所述衬底的水平方向的尺寸小于或等于所述浮空区沿所述衬底的水平方向的尺寸。
[0014]在本申请的一些实施例中，所述衬底为N+型，所述外延层为N
‑
型，所述多晶硅和所述浮空区均为P型。
[0015]本申请第二方面的实施例提出了一种超结器件的制作方法，超结器件包括cell区和设置在cell区两侧的终端区，本实施例的制作方法用于制作如第一方面任一实施例中的超结器件，制作方法的步骤包括：提供衬底，在所述衬底的一侧形成外延层；在所述外延层上形成多个第一沟槽，在所述第一沟槽内形成多晶硅；在cell区，刻蚀至少一个所述多晶硅形成第二沟槽；在所述第二沟槽的底部形成隔离层，所述隔离层与所述外延层的材质相同，并在所述第二沟槽内形成第一栅氧结构；
在与所述第一栅氧结构相邻的所述多晶硅的远离所述衬底的一侧形成第二栅氧结构。
[0016]在本申请的一些实施例中，所述在与所述第一栅氧结构相邻的所述多晶硅的远离所述衬底的一侧形成第二栅氧结构之后的步骤，还包括：在所述外延层远离所述衬底的一侧形成金属层；刻蚀所述金属层，以形成第一金属和第二金属，其中，所述第一金属与所述第一栅氧结构连接，所述第二金属与所述第二栅氧结构连接。
[0017]本申请第三方面的实施例提出了一种电子器件，包括第一方面任一实施例中的超结器件。
[0018]根据本申请实施例中的电子器件，由于其具有第一方面任一实施例中的超结器件，因此其也具备第一方面任一实施例的有益效果，此处不再赘述。
附图说明
[0019]为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种超结器件，其特征在于，包括：衬底以及设置在所述衬底一侧的外延层，所述衬底和所述外延层均为第一导电类型；至少两个多晶硅，所述多晶硅位于所述外延层，所述多晶硅为第二导电类型；浮空区，所述浮空区位于所述外延层内且位于其中两个所述多晶硅之间，所述浮空区为第二导电类型；第一栅氧结构和第二栅氧结构，所述第一栅氧结构位于所述浮空区远离所述衬底的一侧，且所述第一栅氧结构与所述浮空区之间形成有隔离层，所述隔离层为第一导电类型，所述第二栅氧结构位于所述外延层远离所述衬底的一侧。2.根据权利要求1所述的超结器件，其特征在于，所述超结器件包括cell区和设置在所述cell区两侧的终端区，所述第一栅氧结构和所述浮空区均位于所述cell区。3.根据权利要求1所述的超结器件，其特征在于，所述超结器件还包括第二导电类型体区和第一导电类型区域，所述第二导电类型体区位于所述浮空区远离所述衬底的一侧，且所述第一栅氧结构位于所述第二导电类型体区内，所述第一导电类型区域位于所述第二导电类型体区内远离所述衬底的一侧。4.根据权利要求3所述的超结器件，其特征在于，所述第一栅氧结构包括第一栅极和第一氧化层，所述第一氧化层包覆所述第一栅极，其中，所述第一氧化层在所述衬底的厚度方向的尺寸为1000埃至20000埃。5.根据权利要求4所述的超结器件，其特征在于，所述超结器件还包括第一金属和第二金属，所述第一金属与所述第一栅氧结构的所述第一栅极连接，所述第二栅氧结构包括第二栅极和第二氧化层，所述第二金...

【专利技术属性】
技术研发人员：栗终盛，柴展，罗杰馨，
申请(专利权)人：上海功成半导体科技有限公司，
类型：发明
国别省市：