一种二级奖惩操作性条件反射时延电路制造技术

本发明专利技术提出了一种二级奖惩操作性条件反射时延电路，包括电压控制模块、突触神经元模块、时延模块、二级奖励模块和二级惩罚模块；电压控制模块、时延模块、二级奖励模块和均与脉冲电源信号相连接；电压控制模块分别与突触神经元模块、时延模块、二级奖励模块和二级惩罚模块相连接；二级奖励模块与时延模块相连接，时延模块与二级惩罚模块相连接，时延模块、二级惩罚模块均与突触神经元模块相连接，突触神经元模块输出反射信号。本发明专利技术实现了不同程度的奖励和惩罚强化对形成操作性条件反射的影响，实现了刺激的时延性对操作性条件反射形成过程的影响，拓宽了现有操作性条件反射电路的可能性，有助于操作性条件反射的进一步研究。有助于操作性条件反射的进一步研究。有助于操作性条件反射的进一步研究。

【技术实现步骤摘要】
一种二级奖惩操作性条件反射时延电路


[0001]本专利技术涉及数模电路的
，尤其涉及一种二级奖惩操作性条件反射时延电路，利用忆阻实现对斯金纳操作性条件反射思想的进一步探索以及衍伸。

技术介绍

[0002]忆阻器的概念是由蔡少棠教授在1971年提出的，但之后很多年都无人问津，直到2008年惠普实验室制造出来可以在电路中正常发挥忆阻特性的实物，忆阻器的应用开始飞速发展。因为忆阻器的阻值可以随施加的电压或电流而变化，并且在断电后仍可保持断电前的阻值，类似于生物电信号刺激下突触权重的变化，所以忆阻器可以用来模拟突触的基本功能，从而实现生物行为的仿真记忆学习。与传统的多个晶体管和电容的结构相比，忆阻器具有纳米尺寸、低能耗的特点，故而电路中使用忆阻器作相应的代替可以降低电路的复杂度。另外，由于忆阻器的记忆性，忆阻器用作人工突触有天然的优势。
[0003]美国行为主义心理学家B.F.Skinner通过大量实验提出了操作性条件反射理论体系，国内部分团队将操作性条件反射运用到犬的训练中，目前已有电路可以实现即时性和饱腹感对操作性条件反射的影响，但没有在这些基础上继续考虑奖励和惩罚刺激的程度对操作性条件反射的影响。基于操作性条件反射理论，本专利技术对这一问题进行了研究。

技术实现思路

[0004]针对现有操作性条件反射电路没有考虑刺激的程度对操作性条件反射影响的技术问题，本专利技术提出一种二级奖惩操作性条件反射时延电路，通过不同的忆阻正反并联电路，分别实现操作性条件反射的一级奖励过程和一级惩罚过程；通过不同的放大电路，在忆阻正反并联电路的基础上分别实现二级奖励过程和惩罚过程；通过电压控制模块，实现生物的遗忘性对操作性条件反射的影响；通过时延模块，实现即时性对操作性条件反射的影响。
[0005]为了达到上述目的，本专利技术的技术方案是这样实现的：一种二级奖惩操作性条件反射时延电路，包括电压控制模块、突触神经元模块、时延模块、二级奖励模块和二级惩罚模块；电压控制模块与代表按钮信号的脉冲电压信号源相连接，时延模块和二级奖励模块均与代表奖励信号的脉冲电压信号源相连接，二级惩罚模块与代表惩罚信号的脉冲电源信号相连接；电压控制模块分别与突触神经元模块、时延模块、二级奖励模块和二级惩罚模块相连接；二级奖励模块与时延模块相连接，时延模块与二级惩罚模块相连接，时延模块、二级惩罚模块均与突触神经元模块相连接，突触神经元模块输出反射信号。
[0006]优选地，所述代表按钮出现信号的脉冲电压信号源包括脉冲电压信号源N1和脉冲电压信号源N2，脉冲电压信号源N1和脉冲电压信号源N2均与电压控制模块相连接；代表奖励信号的脉冲电压信号源包括代表食物奖励信号的脉冲电压信号源N3和代表纯净水奖励信号的脉冲电压信号源N4，脉冲电压信号源N3与时延模块相连接，脉冲电压信号源N3和脉冲电压信号源N4均与二级奖励模块相连接；代表惩罚信号的脉冲电源信号包括代表电击惩罚
信号的脉冲电压信号源N5和代表警报惩罚信号的脉冲电压信号源N6，脉冲电压信号源N5和脉冲电压信号源N6均与二级惩罚模块相连接；所述电压控制模块包括按钮电压控制单元Ⅰ、按钮电压控制单元Ⅱ和遗忘电压控制单元，按钮电压控制单元Ⅰ的输入端与脉冲电压信号源N1相连接，按钮电压控制单元Ⅰ的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接；按钮电压控制单元Ⅱ的输入端与脉冲电压信号源N2相连接，按钮电压控制单元Ⅱ的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接；所述遗忘电压控制单元的输出端与突触神经元模块相连接。
[0007]优选地，所述按钮电压控制单元Ⅰ包括第一差分放大电路和第一积分电路，脉冲电压信号源N1与第一差分放大电路相连接，第一差分放大电路与第一积分电路相连接，第一积分电路的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接；所述按钮电压控制单元Ⅱ包括第二差分放大电路和第二积分电路，脉冲电压信号源N2与第二差分放大电路相连接，第二差分放大电路与第二积分电路相连接，第二积分电路的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接。
[0008]优选地，所述第一差分放大电路包括电阻R1、电阻R2、电阻R3、电阻R4、运算放大器OP1，电阻R1的一端与脉冲电压信号源N1相连接，电阻R1的另一端分别与电阻R2的一端和运算放大器OP1的反相输入端相连接，运算放大器OP1的正相输入端分别与电阻R3的一端和电阻R4的一端相连接，电阻R4的另一端接地，运算放大器OP1的输出端与第一积分电路相连接；所述第一积分电路包括忆阻器M1、电容C1和运算放大器OP2，运算放大器OP1的输出端与忆阻M1的正极相连，忆阻M1的负极分别与电容C1的一端和运算放大器OP2的反相输入端相连接，运算放大器OP2的正相输入端接地，运算放大器OP2的输出端分别与电容C1的另一端、电阻R3的另一端、时延模块和突触神经元模块相连接；所述第二差分放大电路包括电阻R5、电阻R6、电阻R7、电阻R8、运算放大器OP3，电阻R5的一端与脉冲电压信号源N2相连接，电阻R5的另一端分别与电阻R6的一端和运算放大器OP3的反相输入端相连接，运算放大器OP3的正相输入端与电阻R7的一端和电阻R8的一端相连接，电阻R8的另一端接地，运算放大器OP3的输出端与第二积分电路相连接；所述第二积分电路包括忆阻器M1、电容C2和运算放大器OP4；运算放大器OP3的输出端与忆阻M2的正极相连，忆阻M2的负极分别与电容C2的一端和运算放大器OP4的反向输入端相连接，运算放大器OP4的正向输入端接地，运算放大器OP4的输出端与电容C2的另一端、电阻R7的另一端和时延模块和突触神经元模块相连接；所述遗忘电压控制单元包括NMOS管T1、PMOS管T2、直流电源V1、直流电源V2、非门D1、电压求和单元SUM1、压控开关S1、忆阻器M3和电阻R9，NMOS管T1的栅极与第一积分电路的运算放大器OP2的输出端和第二积分电路运算放大器OP4的输出端相连接，NMOS管T1的源极与直流电压源V1的正极相连接，直流电压源V1的负极接地，NMOS管T1的漏极与电压求和单元SUM1的第二输入端相连接；非门D1的输入端与运算放大器OP2的输出端和运算放大器OP4的输出端相连接，非门D1的输出端分别与PMOS管T2的栅极、压控开关S1的正向输入端和时延模块相连接，PMOS管T2的源极与直流电压源V2的正极相连接，直流电压源V2的负极接地，PMOS管T2的漏极与电压求和单元SUM1的第一输入端相连接；电压求和单元SUM1的输出端与忆阻M3的正极相连接，忆阻M3的负极分别与电阻R9的一端和压控开关S1的第二触点相连接，电阻R9的
另一端接地，压控开关S1的反向输入端接地，压控开关S1的第一触点与突触神经元模块相连接。
[0009]优选地，所述突触神经元模块包括加法运算单元Ⅰ、加法运算单元Ⅱ、加法运算单元Ⅲ、加法运算单元Ⅳ、突触神经元单元Ⅰ、突触神经元单元Ⅰ、突触神经元单元Ⅱ、突触神经元单元Ⅲ和突触神经元单元Ⅳ，电压控制模块的按钮电压控制单元Ⅰ、电压本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种二级奖惩操作性条件反射时延电路，其特征在于，包括电压控制模块、突触神经元模块、时延模块、二级奖励模块和二级惩罚模块；电压控制模块与代表按钮信号的脉冲电压信号源相连接，时延模块和二级奖励模块均与代表奖励信号的脉冲电压信号源相连接，二级惩罚模块与代表惩罚信号的脉冲电源信号相连接；电压控制模块分别与突触神经元模块、时延模块、二级奖励模块和二级惩罚模块相连接；二级奖励模块与时延模块相连接，时延模块与二级惩罚模块相连接，时延模块、二级惩罚模块均与突触神经元模块相连接，突触神经元模块输出反射信号。2.根据权利要求1所述的二级奖惩操作性条件反射时延电路，其特征在于，所述代表按钮出现信号的脉冲电压信号源包括脉冲电压信号源N1和脉冲电压信号源N2，脉冲电压信号源N1和脉冲电压信号源N2均与电压控制模块相连接；代表奖励信号的脉冲电压信号源包括代表食物信号的脉冲电压信号源N3和代表纯净水信号的脉冲电压信号源N4，脉冲电压信号源N3与时延模块相连接，脉冲电压信号源N3和脉冲电压信号源N4均与二级奖励模块相连接；代表惩罚信号的脉冲电源信号包括代表电击惩罚信号的脉冲电压信号源N5和代表警报惩罚信号的脉冲电压信号源N6，脉冲电压信号源N5和脉冲电压信号源N6均与二级惩罚模块相连接；所述电压控制模块包括按钮电压控制单元Ⅰ、按钮电压控制单元Ⅱ和遗忘电压控制单元，按钮电压控制单元Ⅰ的输入端与脉冲电压信号源N1相连接，按钮电压控制单元Ⅰ的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接；按钮电压控制单元Ⅱ的输入端与脉冲电压信号源N2相连接，按钮电压控制单元Ⅱ的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接；所述遗忘电压控制单元的输出端与突触神经元模块相连接。3.根据权利要求2所述的二级奖惩操作性条件反射时延电路，其特征在于，所述按钮电压控制单元Ⅰ包括第一差分放大电路和第一积分电路，脉冲电压信号源N1与第一差分放大电路相连接，第一差分放大电路与第一积分电路相连接，第一积分电路的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接；所述按钮电压控制单元Ⅱ包括第二差分放大电路和第二积分电路，脉冲电压信号源N2与第二差分放大电路相连接，第二差分放大电路与第二积分电路相连接，第二积分电路的输出端分别与遗忘电压控制单元、时延模块、突触神经元模块相连接。4.根据权利要求3所述的二级奖惩操作性条件反射时延电路，其特征在于，所述第一差分放大电路包括电阻R1、电阻R2、电阻R3、电阻R4、运算放大器OP1，电阻R1的一端与脉冲电压信号源N1相连接，电阻R1的另一端分别与电阻R2的一端和运算放大器OP1的反相输入端相连接，运算放大器OP1的正相输入端分别与电阻R3的一端和电阻R4的一端相连接，电阻R4的另一端接地，运算放大器OP1的输出端与第一积分电路相连接；所述第一积分电路包括忆阻器M1、电容C1和运算放大器OP2，运算放大器OP1的输出端与忆阻M1的正极相连，忆阻M1的负极分别与电容C1的一端和运算放大器OP2的反相输入端相连接，运算放大器OP2的正相输入端接地，运算放大器OP2的输出端分别与电容C1的另一端、电阻R3的另一端、时延模块和突触神经元模块相连接；所述第二差分放大电路包括电阻R5、电阻R6、电阻R7、电阻R8、运算放大器OP3，电阻R5的一端与脉冲电压信号源N2相连接，电阻R5的另一端分别与电阻R6的一端和运算放大器OP3的
反相输入端相连接，运算放大器OP3的正相输入端与电阻R7的一端和电阻R8的一端相连接，电阻R8的另一端接地，运算放大器OP3的输出端与第二积分电路相连接；所述第二积分电路包括忆阻器M1、电容C2和运算放大器OP4；运算放大器OP3的输出端与忆阻M2的正极相连，忆阻M2的负极分别与电容C2的一端和运算放大器OP4的反向输入端相连接，运算放大器OP4的正向输入端接地，运算放大器OP4的输出端与电容C2的另一端、电阻R7的另一端和时延模块和突触神经元模块相连接；所述遗忘电压控制单元包括NMOS管T1、PMOS管T2、直流电源V1、直流电源V2、非门D1、电压求和单元SUM1、压控开关S1、忆阻器M3和电阻R9，NMOS管T1的栅极与第一积分电路的运算放大器OP2的输出端和第二积分电路运算放大器OP4的输出端相连接，NMOS管T1的源极与直流电压源V1的正极相连接，直流电压源V1的负极接地，NMOS管T1的漏极与电压求和单元SUM1的第二输入端相连接；非门D1的输入端与运算放大器OP2的输出端和运算放大器OP4的输出端相连接，非门D1的输出端分别与PMOS管T2的栅极、压控开关S1的正向输入端和时延模块相连接，PMOS管T2的源极与直流电压源V2的正极相连接，直流电压源V2的负极接地，PMOS管T2的漏极与电压求和单元SUM1的第一输入端相连接；电压求和单元SUM1的输出端与忆阻M3的正极相连接，忆阻M3的负极分别与电阻R9的一端和压控开关S1的第二触点相连接，电阻R9的另一端接地，压控开关S1的反向输入端接地，压控开关S1的第一触点与突触神经元模块相连接。5.根据权利要求2
‑
4中任意一项所述的二级奖惩操作性条件反射时延电路，其特征在于，所述突触神经元模块包括加法运算单元Ⅰ、加法运算单元Ⅱ、加法运算单元Ⅲ、加法运算单元Ⅳ、突触神经元单元Ⅰ、突触神经元单元Ⅰ、突触神经元单元Ⅱ、突触神经元单元Ⅲ和突触神经元单元Ⅳ，电压控制模块的按钮电压控制单元Ⅰ、电压控制模块的遗忘电压控制单元和时延模块的输出端均与加法运算单元Ⅰ相连接，加法运算单元Ⅰ与突触神经元单元Ⅰ相连接，突触神经元单元Ⅰ输出第一输出信号；电压控制模块的按钮电压控制单元Ⅱ、遗忘电压控制单元和时延模块的输出端均与加法运算单元Ⅱ，加法运算单元Ⅱ与突触神经元单元Ⅱ相连接，突触神经元单元Ⅱ输出第二输出信号；按钮电压控制单元Ⅰ、遗忘电压控制单元和二级惩罚模块的输出端均与加法运算单元Ⅲ，加法运算单元Ⅲ与突触神经元单元Ⅲ相连接，突触神经元单元Ⅲ输出第三输出信号；按钮电压控制单元Ⅱ、遗忘电压控制单元和二级惩罚模块的输出端均与加法运算单元Ⅳ，加法运算单元Ⅳ与突触神经元单元Ⅳ相连接，突触神经元单元Ⅲ输出第四输出信号。6.根据权利要求5所述的二级奖惩操作性条件反射时延电路，其特征在于，所述加法运算单元Ⅰ包括电压求差单元SUB1和第一加法电路，遗忘电压控制单元的压控开关S1的第一触点和时延模块的输出端分别与电压求差单元SUB1的两个输入端相连接，电压求差单元SUB1和按钮电压控制单元Ⅰ的输出端分别与第一加法电路的输入端相连接，第一加法电路的输出端与突触神经元单元Ⅰ相连接；所述加法运算单元Ⅱ包括第二加法电路和电压求差单元SUB2，遗忘电压控制单元的压控开关S1的第一触点和时延模块的输出端分别与电压求差单元SUB2的两个输入端相连接，电压求差单元SUB2和按钮电压控制单元Ⅱ的运算放大器OP4的输出端分别与或门D2的两个输入端相连接，电压求差单元SUB2和或门D2的输出端均与第二加法电路相连接，第二加法电路与突触神经元单元Ⅱ相连接；
所述加法运算单元Ⅲ包括电压求和单元SUM2和第三加法电路，遗忘电压控制单元的压控开关S1的第一触点和二级惩罚模块的输出端分别与电压求和单元SUM2的两个输入端相连接，电压求和单元SUM2和按钮电压控制单元Ⅰ的运算放大器OP2的输出端均与第三加法电路相连接，第三加法电路与突触神经元单元Ⅲ相连接；所述加法运算单元Ⅳ包括电压求和单元SUM3和第四加法电路，遗忘电压控制单元的压控开关S1的第一触点和二级惩罚模块的输出端分别与电压求和单元SUM3的两个输入端相连接，电压求和单元SUM3和按钮电压控制单元Ⅱ的运算放大器OP4的输出端分别与或门D
3的
两个输入端相连接，或门D3的输出端和电压求和单元SUM3的输出端均与第四加法电路相连接，第四加法电路与突触神经元单元Ⅳ相连接。7.根据权利要求6所述的二级奖惩操作性条件反射时延电路，其特征在于，所述第一加法电路包括电阻R
10
、电阻R
11
、电阻R
12
、电阻R
13
和运算放大器OP5；电阻R
10
的一端接地，电阻R
10
的另一端分别与电阻R
13
的一端和运算放大器OP5的反相输入端相连接，电阻R
13
的另一端与运算放大器OP5的输出端相连接，电阻R
11
的一端与运算放大器OP2的输出端相连接，电阻R
11
的另一端与运算放大器OP5的正相输入端相连接，电阻R
12
的一端与电压求差单元SUB1的输出端相连接，电阻R
12
的另一端与运算放大器OP5的正相输入端相连接；所述突触神经元单元Ⅰ包括忆阻M4、运算放大器OP6和电阻R
14
；忆阻M4的正极与运算放大器OP5的输出端相连接，忆阻M4的负极与电阻R
14
的另一端和运算放大器OP6的反相输入端相连接，电阻R
14
的一端和运算放大器OP6的输出端相连接，运算放大器OP6的正相输入端接地，运算放大器OP6的输出端与数学运算单元ABM1的IN1端相连接，数学运算单元ABM1的IN2端与运算放大器OP5的输出端相连接，数学运算单元ABM1的OUT端得到输出电压信号源OUT1；所述第二加法电路包括电阻R
15
、电阻R
16
、电阻R
17
、电阻R
18
和运算放大器OP7，电阻R
15
的一端接地，电阻R
15
的另一端分别与电阻R
18
的一端和运算放大器OP7的反相输入端相连接，电阻R
18
的另一端与运算放大器OP7的输出端相连接，电阻R
16
的一端与或门D2的输出端相连接，电阻R
16
的另一端与运算放大器OP7的正相输入端相连接，电阻R
17
的一端与电压求差单元SUB2的输出端相连接，电阻R
17
的另一端与运算放大器OP7的正相输入端相连接；所述突触神经元单元Ⅱ包括忆阻M5、运算放大器OP8和电阻R
18
，忆阻M5的正极与运算放大器OP7的输出端相连接，忆阻M5的负极分别与电阻R
19
的一端和运算放大器OP8的反相输入端相连接，电阻R
19
的另一端和运算放大器OP8的输出端相连接，运算放大器OP8的正相输入端接地，运算放大器OP8的输出端与数学运算单元ABM2的IN1...

【专利技术属性】
技术研发人员：孙军伟，张静宜，徐远鹏，赵麟豪，赵阳，孙策，李闯闯，陈振，王英聪，王妍，凌丹，刘鹏，余培照，黄春，王延峰，刘娜，雷霆，方洁，
申请(专利权)人：郑州轻工业大学，
类型：发明
国别省市：