一种基于RRAM的后置加权多比特输入存算电路及方法技术

本发明专利技术公开了一种基于RRAM的后置加权多比特输入存算电路及方法，包括多个并行的存算回路，每个存算回路包括第一钳位电路、第一电流镜、第二钳位电路、第二电流镜、采样电容和多比特输入加权电容阵列，其中，第一钳位电路连接第一电流镜的一端，第二钳位电路连接第二电流镜的一端，采样电容的下极板接地，采样电容的上极板分别连接第一电流镜的另一端、第二电流镜的另一端和多比特输入加权电容阵列。本发明专利技术能够通过电流镜技术和电容阵列实现了输入数据和权重数据的多比特加权操作，尤其可以通过成比例的电容值完成输入数据的后置加权，节省了数据输入消耗的时间，能够提高存算系统的数据吞吐量和运算效率。数据吞吐量和运算效率。数据吞吐量和运算效率。

【技术实现步骤摘要】
一种基于RRAM的后置加权多比特输入存算电路及方法


[0001]本专利技术涉及一种基于RRAM的后置加权多比特输入存算电路及方法，属于多比特输入存算电路


技术介绍

[0002]传统的多比特输入存算电路通过脉冲宽度表示输入数据权重，以最低比特位为基准，第二比特位的脉冲宽度是最低比特位的2倍，第三比特位的脉冲宽度是最低比特位的4倍，以此类推，高一比特位的脉冲宽度是低一比特位脉冲宽度的2倍，比特位越高，其所需的脉冲宽度越大，消耗的数据输入时间越长。如果按照传统的数据输入的方法进行较多比特位数据的输入，会消耗大量的时间，降低存算电路的数据计算速度，严重限制了输入数据的精度和存算系统的吞吐量以及计算效率。

技术实现思路

[0003]为了解决现有技术中存在的问题，本专利技术提出了一种基于RRAM的后置加权多比特输入存算电路及方法，只需要一个数据输入周期就可以进行多个比特位输入数据的运算，节省了数据输入消耗的时间，能够提高存算系统的数据吞吐量和运算效率。
[0004]为解决上述技术问题，本专利技术采用了如下技术手段：
[0005]第一方面，本专利技术提出了一种基于RRAM的后置加权多比特输入存算电路，包括多个并行的存算回路，每个存算回路包括第一钳位电路、第一电流镜、第二钳位电路、第二电流镜、采样电容和多比特输入加权电容阵列，其中，第一钳位电路连接第一电流镜的一端，第二钳位电路连接第二电流镜的一端，采样电容的下极板接地，采样电容的上极板分别连接第一电流镜的另一端、第二电流镜的另一端和多比特输入加权电容阵列；
[0006]所述第一钳位电路和第二钳位电路分别包括第一RRAM存储阵列和第二RRAM存储阵列，第一RRAM存储阵列和第二RRAM存储阵列用于存储单比特权重数据；
[0007]所述多比特输入加权电容阵列包括第一开关、第二开关、第三开关、第四开关、第一电容、第二电容和第三电容，第一开关的一端与第二开关的一端并联分别连接采样电容的上极板，第一开关的另一端分别连接第四开关的一端和第二电容的上极板，第二开关的另一端分别连接第三开关的一端和第一电容的上极板，第三开关的另一端和第四开关的另一端分别连接第三电容的上极板，第一电容的下极板、第二电容的下极板和第三电容的下极板接地。
[0008]结合第一方面，进一步的，所述第一钳位电路还包括第一晶体管和第一功率放大器，第一功率放大器的正相输入端连接钳位电路参考电压V
CLP
，第一功率放大器的反相输入端分别连接第一晶体管的源端和第一RRAM存储阵列，第一功率放大器的输出端连接第一晶体管的栅端，第一晶体管的漏端连接第一电流镜的一端；
[0009]所述第二钳位电路还包括第四晶体管和第二功率放大器，第二功率放大器的正相输入端连接钳位电路参考电压V
CLP
，第二功率放大器的反相输入端分别连接第四晶体管的
源端和第二RRAM存储阵列，第二功率放大器的输出端连接第四晶体管的栅端，第四晶体管的漏端连接第二电流镜的一端。
[0010]结合第一方面，进一步的，第一电流镜包括第二晶体管、第三晶体管，第二晶体管的源端和第三晶体管的源端分别连接电源，第二晶体管的栅端分别连接第一晶体管的漏端、第二晶体管的漏端和第三晶体管的栅端，第三晶体管的漏端连接采样电容的上极板；
[0011]第二电流镜包括第五晶体管和第六晶体管，第五晶体管的源端和第六晶体管的源端分别连接电源，第五晶体管的栅端分别连接第四晶体管的漏端、第五晶体管的漏端和第六晶体管的栅端，第六晶体管的漏端连接采样电容的上极板。
[0012]结合第一方面，进一步的，第六晶体管的宽长比是第三晶体管的宽长比的两倍。
[0013]结合第一方面，进一步的，第一电容的电容值是第二电容的电容值的两倍，第三电容的电容值等于第一电容和第二电容的电容值之和。
[0014]第二方面，本专利技术提出了一种基于RRAM的后置加权多比特输入存算方法，所述存算方法基于第一方面所述的一种基于RRAM的后置加权多比特输入存算电路实现，针对后置加权多比特输入存算电路中的每个存算回路，方法包括如下步骤：
[0015]通过第一钳位电路和第二钳位电路分别将第一RRAM存储阵列和第二RRAM存储阵列的位线电压V
BL
均钳位至钳位电路参考电压V
CLP
；
[0016]根据欧姆定律，通过第一RRAM存储阵列和第二RRAM存储阵列的位线电压和阻值，得到第一位线电流和第二位线电流，其中，第一位线电流表示第一RRAM阵列未加权的权重数据，第二位线电流表示第二RRAM阵列未加权的权重数据；
[0017]通过第一电流镜和第二电流镜，按照比例分别对第一位线电流和第二位线电流进行镜像，得到镜像后的第一电流和第二电流；
[0018]通过镜像后的第一电流和第二电流对采样电容充电，得到第一采样电压和第二采样电压；
[0019]闭合第一开关，断开第二、第三、第四开关，将采样电容上的第一采样电压采样到第二电容中，然后断开第一开关，将低一比特位输入数据与二比特权重数据的乘累加结果以电荷的形式存储在第二电容中；
[0020]闭合第二开关，断开第一、第三、第四开关，将采样电容上的第二采样电压采样到第一电容中，然后断开第二开关，将高一比特位输入数据与二比特权重数据的乘累加结果以电荷的形式存储在第一电容中；
[0021]闭合第三、第四开关，断开第一、第二开关，在电势差的作用下，存储在第一、第二电容中的电荷流向第三电容，得到二比特输入数据与二比特权重数据的乘累加结果。
[0022]结合第二方面，进一步的，闭合第三、第四开关后，第一、第二、第三电容的上极板电压值V
SUM
为：
[0023][0024]其中，V
SUM
为二比特输入数据与二比特权重数据的乘累加结果的电压表示形式，Q为存储在第一电容和第二电容中的总电荷量，C
i0
为第一电容的电容值，C
i1
为第二电容的电容值，C
S
为第三电容的电容值。
[0025]采用以上技术手段后可以获得以下优势：
[0026]本专利技术提出了一种基于RRAM的后置加权多比特输入存算电路及方法，通过RRAM存储阵列存储单比特权重数据，再通过电流镜技术和电容阵列将输入数据和权重数据的乘累加结果以电流或电压的形式表示，实现了输入数据和权重数据的多比特加权操作，在进行数据输入时，本专利技术不用考虑输入数据的权重信息，多比特输入数据的每一比特位都可以看作是一个单比特数据，再通过后置的输入数据加权电容阵列进行输入数据的加权操作，从而避免了在输入端通过多周期的脉冲形式进行输入数据的加权操作，节省了数据输入的时间，提高了存算系统的数据吞吐量和计算效率。此外，本专利技术通过改变并行的存算回路的数量，可以扩展出所需的多比特输入与多比特权重数据的乘累加运算，电路扩展性能更好，电路结构简单，有利于推广使用。
附图说明
[0027]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于RRAM的后置加权多比特输入存算电路，其特征在于，包括多个并行的存算回路，每个存算回路包括第一钳位电路、第一电流镜、第二钳位电路、第二电流镜、采样电容和多比特输入加权电容阵列，其中，第一钳位电路连接第一电流镜的一端，第二钳位电路连接第二电流镜的一端，采样电容的下极板接地，采样电容的上极板分别连接第一电流镜的另一端、第二电流镜的另一端和多比特输入加权电容阵列；所述第一钳位电路和第二钳位电路分别包括第一RRAM存储阵列和第二RRAM存储阵列，第一RRAM存储阵列和第二RRAM存储阵列用于存储单比特权重数据；所述多比特输入加权电容阵列包括第一开关、第二开关、第三开关、第四开关、第一电容、第二电容和第三电容，第一开关的一端与第二开关的一端并联分别连接采样电容的上极板，第一开关的另一端分别连接第四开关的一端和第二电容的上极板，第二开关的另一端分别连接第三开关的一端和第一电容的上极板，第三开关的另一端和第四开关的另一端分别连接第三电容的上极板，第一电容的下极板、第二电容的下极板和第三电容的下极板接地。2.根据权利要求1所述的一种基于RRAM的后置加权多比特输入存算电路，其特征在于，所述第一钳位电路还包括第一晶体管和第一功率放大器，第一功率放大器的正相输入端连接钳位电路参考电压V
CLP
，第一功率放大器的反相输入端分别连接第一晶体管的源端和第一RRAM存储阵列，第一功率放大器的输出端连接第一晶体管的栅端，第一晶体管的漏端连接第一电流镜的一端；所述第二钳位电路还包括第四晶体管和第二功率放大器，第二功率放大器的正相输入端连接钳位电路参考电压V
CLP
，第二功率放大器的反相输入端分别连接第四晶体管的源端和第二RRAM存储阵列，第二功率放大器的输出端连接第四晶体管的栅端，第四晶体管的漏端连接第二电流镜的一端。3.根据权利要求2所述的一种基于RRAM的后置加权多比特输入存算电路，其特征在于，第一电流镜包括第二晶体管、第三晶体管，第二晶体管的源端和第三晶体管的源端分别连接电源，第二晶体管的栅端分别连接第一晶体管的漏端、第二晶体管的漏端和第三晶体管的栅端，第三晶体管的漏端连接采样电容的上极板；第二电流镜包括第五晶体管和第六晶体管，第五晶体管的源端和第六晶体管的源端分别连接电源，第五晶体管的栅端分别连接第四晶体管的漏端、第五晶体管的漏端和第六晶体管的栅端，第六晶体管的漏端连接采样电容的上极板。4.根据权利要求3所述的一种基于R...

【专利技术属性】
技术研发人员：周玉梅，黎涛，乔树山，尚德龙，
申请(专利权)人：中科南京智能技术研究院，
类型：发明
国别省市：