用于复位和置位电流的优化电阻随机存取存储器（ReRAM）单元制造技术

一种电阻随机存取存储器(ReRAM)单元，包括场效应晶体管(FET)和电阻元件。该FET具有栅极端口、漏极端口和源极端口。栅极端口连接到ReRAM单元的字线(WL)，源极端口连接到ReRAM单元的位线(BL)，并且电阻元件的第一端口连接到FET的漏极。电阻元件的第二端口连接到ReRAM单元的源极线(SL)。在复位操作期间，SL连接到高电压，BL连接到低电压。在置位操作期间，SL连接到低电压，BL连接到高电压。使用这种共源极配置克服了现有技术中对更宽的FET宽度的需求，以便适应在复位操作期间所需的电流供应，并且避免了FET的应力超限。避免了FET的应力超限。避免了FET的应力超限。

【技术实现步骤摘要】
用于复位和置位电流的优化电阻随机存取存储器(ReRAM)单元
[0001]相关申请的交叉引用
[0002]本申请要求在2021年9月30日提交的美国临时申请63/250,539的权益，其内容通过引用并入本文。


[0003]本公开一般涉及电阻随机存取存储器(ReRAM)单元，尤其涉及用于复位操作和置位操作的优化ReRAM单元的特定配置的驱动。

技术介绍

[0004]在典型的电阻随机存取存储器(ReRAM)器件中，常规的ReRAM单元电路100被配置为如图1A所示。电阻元件(R)110的第一端口连接到位线(BL)130，且电阻元件110的第二端口连接到n型场效应晶体管(NFET)120的漏极端口。NFET120的栅极连接到字线(150)，而NFET120的源极端口连接到源极线(SL)140。图1B示出了在BL130和SL140处电路100的操作所需的置位和复位电压，以及电阻元件110的电阻转变，在置位操作期间从高到低电阻，在复位操作期间从低到高电阻。注意，当第一次编程时，置位操作也被称为ReRAM单元的“形成”。此配置遭受由于NFE本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电阻式随机存取存储器(ReRAM)单元，包括：位线(BL)；字线(WL)；源极线(SL)；具有第一端口和第二端口的电阻元件；以及场效应晶体管(FET)，所述场效应晶体管(FET)具有栅极端口、漏极端口和源极端口；其中所述BL连接到所述源极端口；其中所述WL连接到所述栅极端口；其中，所述漏极端口连接到所述电阻元件的所述第一端口；其中所述SL连接到所述电阻元件的所述第二端口；以及其中所述ReRAM单元适于在电阻元件的复位操作期间以共源极配置操作，并且在电阻元件的置位操作期间以源极跟随器配置操作。2.根据权利要求1所述的ReRAM单元，其中，所述FET是以下中的任一个：n型FET(NFET)和p型FET(PFET)。3.根据权利要求1所述的ReRAM单元，其中，所述FET是以下中的任一个：平面FET、FinFET和金属氧化物半导体FET(MOSFET)。4.根据权利要求1所述的ReRAM单元，其中，在所述复位操作，所述BL处的绝对电压是低于所述SL的绝对电压的低电压。5.根据权利要求4所述的ReRAM单元，其中，所述低电压是0V。6.根据权利要求1所述的ReRAM单元，其中，在所述置位操作，所述SL处的绝对电压是低于所述BL的绝对电压的低电压。7.根据权利要求6所述的ReRAM单元，其中，所述低电压是0V。8.根据权利要求1所述的ReRAM单元，其中，所述电阻元件的第一端口是电阻器堆叠的活性电极。9.根据权利要求8所述的ReRAM单元，其中，所述电阻器堆叠包括活性电极、惰性电极以及设置在所述活性电极和所述惰性电极之间的电阻器体层。10.一种电阻式随机存取存储器(ReRAM)，包括：ReRAM阵列，所述ReRAM阵列包括在所述ReRAM阵列内以行和列布置的多个ReRAM单元，每个ReRAM单元包括：位线(BL)；字线(WL)；源极线(SL)；具有第一端口和第二端口的电阻元件；以及具有栅极端口、漏极端口和源极端口的场效应晶体管(FET)；其中所述BL连接到所述源极端口；其中WL连接到栅极端口；其中，所述漏极端口连接到所述电阻元件的所述第一端口；其中所述SL连接到所述电阻元件的所述第二端口；其中所述ReRAM阵列的每行具有连接到相应行的每个ReRAM单元的WL的字线输入；其中所述ReRAM的每列具有连接到相应列的每个ReRAM单元的BL的位线输入；以及
其中所述ReRAM的每列具有连接到相应列的每个ReRAM单元的SL的源极线输入。11.根据权利要求10所述的ReRAM，还包括：具有多个字线输出的字线解码器，其中每个字线输出连接到ReRAM阵列的相应字线输入；具有多个位线输出的位线和源极线(BL/SL)解码器，其中每个位线输出连接到所述ReRAM阵列的相应位线输入，并且其中所述BL/SL解码器具有多个源极线输出，其中每一源极线输出连接至ReRAM阵列的相应源极线输入；以及控制逻辑，所述控制逻辑通信地连接到所述字线解码器和所述BL/SL解码器，并且适于使所述ReRAM阵列的ReRAM单元在所述电阻元件的复位操作期间以共源极配置操作并且在电阻元件的置位操作期间以源极跟随器配置操作。12.根据权利要求10所述的ReRAM，其中，所述FET是以下中的任何一个：n型FET(NFET)和p型FET(PFET)。13.根据权利要求10所述的ReRAM，其中，所述FET是以下中的...

【专利技术属性】
技术研发人员：L，
申请(专利权)人：威比特纳诺有限公司，
类型：发明
国别省市：