忆阻器的自写止操作电路及自写止操作方法技术

本发明专利技术公开了一种忆阻器的自写止操作电路及操作方法，先对D触发器I3进行复位操作，ctrl1信号被置为高电平，可控开关K1闭合，施加操作电压Vpulse_in1后钳位运放I1的反相输入端被钳位至Vpulse_in1电压的同样大小并施加到忆阻器单元上，忆阻器的阻值开始降低，流经Rload1的电流值增加，比较器I2第一输入端的电压随之变化，导致比较器I2两输入端的电压关系发生转换，从而使比较器I2的电平发生翻转，继而使时钟信号CLK出现上升沿，输出信号ctrl1变为低电平，与此同时，下拉开关管M2控制端的控制信号有效，M2被打开，为钳位运放I1同相输入端的电荷提供泄放通路，输入端的电压被下拉至0，开关断开写入操作停止。本发明专利技术能实现忆阻器阻值的精准写入。阻值的精准写入。阻值的精准写入。

【技术实现步骤摘要】
忆阻器的自写止操作电路及自写止操作方法


[0001]本专利技术属于半导体集成电路
，更具体地，涉及一种忆阻器的自写止操作电路及自写止操作方法。

技术介绍

[0002]在当今信息化的大背景下，数据存储和计算的需求与日俱增，急需高性能存储器，由忆阻材料制造而成的忆阻器因为具有读写速度快、功耗低、长寿命、CMOS兼容性好等特性，是下一代非易失性存储器的有力竞争者。其中基于忆阻器的存内计算可以在边缘端解决部分固定算法的计算需求，减少处理器总线上的数据传输，有助于打破冯诺依曼架构存在的“存储墙”问题。
[0003]忆阻器的电阻值会根据外界施加的电压、电流大小和方向发生对应的变化。该阻变过程具有非易失性，即当操作完成后，忆阻器的阻值保持在一个稳定的状态。根据一些研究中的描述，忆阻器的低阻状态可以保持在1K欧姆数量级，高阻保持在100K欧姆乃至更高的数量级。其中高阻状态和低阻状态可以分别代表“0”，“1”两种数据，以此达到信息存储的目的。
[0004]对于双极型忆阻器施加一个正向的，较小的电压脉冲，可以使得忆阻材料的阻值从高阻转变为低阻，该过程也被称为Set；相似的，对双极型忆阻器施加一个反向的，相对较大的电压脉冲，可以使得忆阻材料的阻值从低阻转变为高阻，该过程也被称为Reset。在忆阻器进行写操作时，若不对操作电压脉冲加以脉冲宽度上的限制，操作后的阻态将呈现一个高斯分布，即阻值将会出现散布。除了操作导致的忆阻器阻态随机分布外，工艺、器件（D2D）之间的差异也可达到20%。在忆阻器的存内计算应用中，外围电路的设计与忆阻器的阻值密切相关，一个较为精确的高/低阻值对于基于忆阻器的逻辑运算操作成功率的提升是显著的，并且可以有效降低外围电路操作的设计难度。
[0005]因此，需要对忆阻器的操作脉冲加以限制，当忆阻器达到目标阻值后，即停止施加脉冲，从而使得忆阻器的阻态分布更为集中，规避工艺和器件D2D差异带来的问题。

技术实现思路

[0006]针对现有技术的以上缺陷或改进需求，本专利技术提供了一种忆阻器的自写止操作电路及自写止操作方法，其目的在于对忆阻器的阻值进行的精确调控。
[0007]为实现上述目的，按照本专利技术的一个方面，提供了一种忆阻器的自写止操作电路，其包括Set操作自写止模块，所述Set操作自写止模块包括钳位运放I1、负载电阻Rload1、比较器I2、上升沿触发的D触发器I3、钳位开关管M1以及下拉开关管M2，其中，D触发器I3的D端与Q非端连接并生成ctrl1信号控制可控开关K1，D触发器I3的Q端控制下拉开关管M2，当对D触发器I3进行复位时，D触发器I3控制可控开关K1闭合、下拉开关管M2关断，当时钟信号出现上升沿时，通过D触发器I3控制可控开关K1关断、下拉开关管M2开通；钳位运放I1的同相输入端通过可控开关K1获取操作电压Vpulse_in1、反相输入端
用于向忆阻器的上电极施加电压Vout_Set以对忆阻器进行Set操作而使忆阻器的阻值降低，且同相输入端还与下拉开关管M2连接，当下拉开关管M2开通时，下拉开关管M2对钳位运放I1的同相输入端的电荷提供泄放通路；钳位开关管M1的控制端连接至钳位运放I1的输出端，钳位开关管M1的输入端通过负载电阻Rload1接入外部电源VDD1、输出端连接至钳位运放I1的第二输入端；比较器I2的第一输入端获取钳位开关管M1输入端的电压、第二输入端接入参考电压Vref1、输出端触发D触发器I3的时钟信号，当进行Set操作期间，比较器I2两输入端的电压关系发生转换、输出端的电平发生翻转而使时钟信号出现上升沿。
[0008]在其中一个实施例中，比较器I2的反相输入端作为第一输入端接至钳位开关管M1的输入端、同相输入端作为第二输入端接入参考电压Vref1，比较器I2的输出端连接至D触发器I3的时钟信号端；当比较器I2反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I2反相输入端的电压小于同相输入端的电压时输出高电平信号。
[0009]在其中一个实施例中，还包括Reset操作自写止模块，所述Reset操作自写止模块包括钳位运放I4、负载电阻Rload2、比较器I5、上升沿触发的D触发器I6、反相器I7、反相器I8、与非门I9、钳位开关管M3和下拉开关管M4，其中，D触发器I6的D端与Q非端连接，D触发器I6的时钟信号经反相器I8反相后与Q端信号送入与非门19进行与非运算并将与非运算结果输入反相器I7，通过与非运算结构控制可控开关K2、通过反相器I7的输出端控制下拉开关管M4，当对D触发器I6进行复位时，与非门I9的输出端控制可控开关K2闭合、反相器I7的输出端控制下拉开关管M4关断，当时钟信号转换为低电平时，与非门I9的输出端控制可控开关K2关断、反相器I7的输出端控制下拉开关管M4开通；钳位运放I4的同相输入端通过可控开关K2获取操作电压Vpulse_in2、反相输入端用于向忆阻器的下电极施加电压Vout_Rst以对忆阻器进行Reset操作而使忆阻器的阻值升高，且同相输入端还与与下拉开关管M4连接，当下拉开关管M4开通时，下拉开关管M4对钳位运放I4的同相输入端的电荷提供泄放通路；钳位开关管M3的控制端连接至钳位运放I4的输出端，钳位开关管M3的输入端通过负载电阻Rload2接入外部电源VDD2、输出端连接至钳位运放I4的反相输入端；比较器I5的第一输入端获取钳位开关管M3输入端的电压、第二输入端接入参考电压Vref2、输出端触发D触发器I6的时钟信号，当进行Reset操作期间，比较器I5第一输入端和第二输入端的电压关系先后发生两次转换而使输出端的电平先后发生翻转，第一次翻转使时钟信号出现上升沿，第二次翻转使时钟信号变为低电平。
[0010]在其中一个实施例中，比较器I5的反相输入端作为第一输入端接至钳位开关管M3的输入端、同相输入端作为第二输入端接入参考电压Vref2，比较器I5的输出端连接至D触发器I6的时钟信号端；当比较器I5反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I5反相输入端的电压小于同相输入端的电压时输出高电平信号。
[0011]在其中一个实施例中，还包括用于验证Set操作是否成功的Set操作验证模块，所述Set操作验证模块包括钳位运放I10、钳位运放I11、灵敏放大器I12、钳位开关管M5、钳位开关管M6以及电流镜像管M7
‑
M10，其中，钳位运放I10和钳位运放I11的同相输入端均用于接入验证电压Vread_in，钳位运
放I10的反向输入端用于向忆阻器的上电极施加电压Vread_out，钳位运放I11的反向输入端通过参考电阻Rref3接地；镜像开关管M7和镜像开关管M8组成第一电流镜像电路；镜像开关管M9和镜像开关管M10组成第二电流镜像电路；钳位开关管M5的控制端连接至钳位运放I10的输出端，钳位开关管M5的输出端连接至钳位运放I10的反相输入端，钳位开关管M5输入端通过第一电流镜像电路将流经忆阻器的电流输入灵敏放大器I12的第一输入端；钳位开关管M6的控制端连接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种忆阻器的自写止操作电路，其特征在于，包括Set操作自写止模块，所述Set操作自写止模块包括钳位运放I1、负载电阻Rload1、比较器I2、上升沿触发的D触发器I3、钳位开关管M1以及下拉开关管M2，其中，D触发器I3的D端与Q非端连接并生成ctrl1信号控制可控开关K1，D触发器I3的Q端控制下拉开关管M2，当对D触发器I3进行复位时，D触发器I3控制可控开关K1闭合、下拉开关管M2关断，当时钟信号出现上升沿时，通过D触发器I3控制可控开关K1关断、下拉开关管M2开通；钳位运放I1的同相输入端通过可控开关K1获取操作电压Vpulse_in1、反相输入端用于向忆阻器的上电极施加电压Vout_Set以对忆阻器进行Set操作而使忆阻器的阻值降低，且同相输入端还与下拉开关管M2连接，当下拉开关管M2开通时，下拉开关管M2对钳位运放I1的同相输入端的电荷提供泄放通路；钳位开关管M1的控制端连接至钳位运放I1的输出端，钳位开关管M1的输入端通过负载电阻Rload1接入外部电源VDD1、输出端连接至钳位运放I1的第二输入端；比较器I2的第一输入端获取钳位开关管M1输入端的电压、第二输入端接入参考电压Vref1、输出端触发D触发器I3的时钟信号，当进行Set操作期间，比较器I2两输入端的电压关系发生转换、输出端的电平发生翻转而使时钟信号出现上升沿。2.如权利要求1所述的自写止操作电路，其特征在于，比较器I2的反相输入端作为第一输入端接至钳位开关管M1的输入端、同相输入端作为第二输入端接入参考电压Vref1，比较器I2的输出端连接至D触发器I3的时钟信号端；当比较器I2反相输入端的电压大于同相输入端的电压时输出低电平信号、当比较器I2反相输入端的电压小于同相输入端的电压时输出高电平信号。3.如权利要求1所述的自写止操作电路，其特征在于，还包括Reset操作自写止模块，所述Reset操作自写止模块包括钳位运放I4、负载电阻Rload2、比较器I5、上升沿触发的D触发器I6、反相器I7、反相器I8、与非门I9、钳位开关管M3和下拉开关管M4，其中，D触发器I6的D端与Q非端连接，D触发器I6的时钟信号经反相器I8反相后与Q端信号送入与非门19进行与非运算并将与非运算结果输入反相器I7，通过与非运算结构控制可控开关K2、通过反相器I7的输出端控制下拉开关管M4，当对D触发器I6进行复位时，与非门I9的输出端控制可控开关K2闭合、反相器I7的输出端控制下拉开关管M4关断，当时钟信号转换为低电平时，与非门I9的输出端控制可控开关K2关断、反相器I7的输出端控制下拉开关管M4开通；钳位运放I4的同相输入端通过可控开关K2获取操作电压Vpulse_in2、反相输入端用于向忆阻器的下电极施加电压Vout_Rst以对忆阻器进行Reset操作而使忆阻器的阻值升高，且同相输入端还与与下拉开关管M4连接，当下拉开关管M4开通时，下拉开关管M4对钳位运放I4的同相输入端的电荷提供泄放通路；钳位开关管M3的控制端连接至钳位运放I4的输出端，钳位开关管M3的输入端通过负载电阻Rload2接入外部电源VDD2、输出端连接至钳位运放I4的反相输入端；比较器I5的第一输入端获取钳位开关管M3输入端的电压、第二输入端接入参考电压Vref2、输出端触发D触发器I6的时钟信号，当进行Reset操作期间，比较器I5第一输入端和第二输入端的电压关系先后发生两次转换而使输出端的电平先后发生翻转，第一次翻转使时钟信号出现上升沿，第二次翻转使时钟信号变为低电平。
...

【专利技术属性】
技术研发人员：王兴晟，马颖昊，阳帆，缪向水，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：