测试芯片的装置及方法制造方法及图纸

本申请提供了一种测试芯片的装置及方法，测试芯片的装置包括：第一探针，所述第一探针构成电流测试通路；第二探针，所述第二探针构成电压测试通路；探针结合部，其具有第一连接端和第二连接端，所述第一连接端与所述第一探针及所述第二探针连接，所述第二连接端用于与芯片连接。本申请实施例中的测试芯片的装置通过设置探针结合部来使第一探针和第二探针与芯片进行连接。相较于分别采用第一探针和第二探针与芯片进行连接，更易于拆卸、成本低且能够满足更多种测试场景。够满足更多种测试场景。够满足更多种测试场景。

【技术实现步骤摘要】
测试芯片的装置及方法


[0001]本申请涉及芯片测试的
，具体涉及一种测试芯片的装置及方法。

技术介绍

[0002]为了保证芯片的质量，通常需要通过测量装置对芯片进行测试。而为了保证测试结果的精度，测试芯片的装置通常可以采用开尔文连接。
[0003]然而，现有的采用开尔文连接的测试芯片的装置存在以下问题：拆卸困难、成本高以及适用的测试场景有限。

技术实现思路

[0004]本申请提供一种测试芯片的装置及方法。下面对本申请实施例所涉及的各个方面进行介绍。
[0005]第一方面，提供一种测试芯片的装置，包括：第一探针，所述第一探针构成电流测试通路；第二探针，所述第二探针构成电压测试通路；探针结合部，其具有第一连接端和第二连接端，所述第一连接端与所述第一探针及所述第二探针连接，所述第二连接端用于与芯片连接。
[0006]可选地，所述第一探针的直径与所述第二探针的直径不同。
[0007]可选地，所述探针结合部的形状包括以下形状中的任意一种：皇冠头形状、立方体形状、圆柱体形状、锥形体形状和包含球面的形状。
[0008]可选地，所述第二连接端的形状取决于所述芯片的封装形式。
[0009]可选地，所述探针结合部的第二连接端用于与所述芯片的管脚连接，以进行开尔文量测。
[0010]第二方面，提供一种测试芯片的方法，所述方法应用于测试芯片的装置，所述测试芯片的装置包括：第一探针、第二探针和探针结合部，所述探针结合部具有第一连接端和第二连接端，所述第一连接端与所述第一探针及所述第二探针连接，所述方法包括：利用所述第一探针构成电流测试通路；利用所述第二探针构成电压测试通路；将所述探针结合部的第二连接端连接至芯片，以对所述芯片进行测试。
[0011]可选地，所述第一探针的直径与所述第二探针的直径不同。
[0012]可选地，所述探针结合部的形状包括以下形状中的任意一种：皇冠头形状、立方体形状、圆柱体形状、锥形体形状和包含球面的形状。
[0013]可选地，所述第二连接端的形状取决于所述芯片的封装形式。
[0014]可选地，所述将所述探针结合部的第二连接端连接至芯片，以对所述芯片进行测试包括：将所述探针结合部的第二连接端连接至所述芯片的管脚，以对所述芯片的管脚进行开尔文量测。
[0015]本申请实施例所提供的测试芯片装置通过设置探针结合部来使第一探针和第二探针与芯片进行连接。相较于直接分别采用第一探针和第二探针与芯片进行连接，更易于
拆卸、成本低且能够满足更多种测试场景。
附图说明
[0016]图1为使用本申请实施例提供的测试芯片的装置进行测试的结构示意图。
[0017]图2为本申请一实施例提供的一种测试芯片的装置的结构示意图。
[0018]图3为使用图2中的测试芯片的装置进行测试的结构示意图。
[0019]图4为本申请又一实施例提供的一种测试芯片的装置的结构示意图。
[0020]图5为本申请又一实施例提供的一种测试芯片的装置的结构示意图。
[0021]图6为本申请又一实施例提供的一种测试芯片的装置的结构示意图。
[0022]图7为本申请又一实施例提供的一种测试芯片的装置的结构示意图。
[0023]图8为本申请又一实施例提供的一种测试芯片的装置的结构示意图。
[0024]图9为使用本申请实施例的测试芯片的装置进行测试的结构示意图。
[0025]图10为本申请实施例提供的一种测试芯片的方法的流程示意图。
具体实施方式
[0026]为了便于理解本申请，在下文中基于示例性实施例并结合附图来更详细地描述本申请。在附图中使用相同或相似的附图标记来表示相同或相似的模块。应该理解的是，附图仅是示意性的，本申请的保护范围并不局限于此。
[0027]成品芯片在被售卖之前一般都需要通过以下流程:设计
‑
流片
‑
封装
‑
测试。通过芯片的测试，能够及时发现芯片上的缺陷以便于对各个工艺阶段进行改进或者进行产品的质检。
[0028]为了保证芯片的测试结果的精度，需要在测试时考虑芯片电路板上的寄生参数(例如布线电阻和/或接触电阻)所带来的测试误差。一种常见的方式是通过测量补偿来抵消上述寄生参数的影响。然而，由于寄生参数可能特别小或者是可变的，因此很难进行实际测量的补偿。例如，接触电阻可能会在几十毫欧到几百毫欧不等，很难在测试时通过实际测量补偿。
[0029]为了消除寄生参数所带来的测试误差，一种可行的方式是将测试芯片的装置设置为采用开尔文连接。下面结合图1对此进行详细的说明。
[0030]如图1所示，测试芯片的装置10包括第一探针11和第二探针12。在对芯片30进行测试时，将第一探针11和第二探针12同时扎在芯片30的同一个管脚31(如图1中的第一管脚311或者第二管脚312)上。
[0031]其中，第一探针11构成电流测试通路，第二探针12构成电压测试通路。第一探针11和第二探针12分别形成分离的电流测试链路和电压测试链路以形成开尔文连接。当测试链路上有电流通过时，开尔文连接可以抵消布线电阻和/或解除电阻的阻抗，从而实现更精确的测量。
[0032]然而，这种方式存在以下弊端：1、由于在测试时需要在芯片的同一个管脚上，如果测试过程中遇到问题需要更换探针时，两根探针拆卸非常困难。2、两根探针的工艺更为复杂，所以制造、维护和保养的成本都很高。特别是当测试芯片的装置应用在工厂内的生产测试时，利用两根探针测试时的维护和保养难度非常高，不利于生产计划。3、能够使用的测试
场景有限。具体来说，由于芯片的同一个管脚上要扎两根探针，且两根探针间要求不能有短路，这就要求两根探针的直径都比较小。这样的探针的过流能力是无法满足大电流测试的需求的。另外，由于芯片上具有多个管脚，在对多个管脚同时进行测试时，这种测试方式就要求两个管脚31之间的间距L(图1中的第一管脚311和第二管脚312)符合要求。如果第一管脚311和第二管脚312之间的间距L小于要求的间距，那么该种测试装置将不再适用对其进行测试。
[0033]综上所述，测试芯片的装置10具有以下问题：拆卸困难、成本高以及适用的测试场景有限。
[0034]有鉴于此，本申请实施例提出一种测试芯片的装置，该测试芯片的装置通过设置探针结合部来使第一探针和第二探针与芯片间接进行连接。相较于分别采用第一探针和第二探针与芯片直接进行连接，更易于拆卸、成本低且能够满足更多种测试场景。
[0035]下面结合图2对本申请实施例中的测试芯片的装置20进行详细的说明。
[0036]参见图2，测试芯片的装置20可包括第一探针21、第二探针22以及探针结合部23。
[0037]第一探针21还可以称为第一开尔文检测针，其构成电流测试通路，用于检测芯片管脚31(参见图3)内的电流。第一探针21包括第一端部211、第二端部212和焊盘213。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种测试芯片的装置，其特征在于，包括：第一探针，所述第一探针构成电流测试通路；第二探针，所述第二探针构成电压测试通路；探针结合部，其具有第一连接端和第二连接端，所述第一连接端与所述第一探针及所述第二探针连接，所述第二连接端用于与芯片连接。2.根据权利要求1所述的装置，其特征在于：所述第一探针的直径与所述第二探针的直径不同。3.根据权利要求1所述的装置，其特征在于：所述探针结合部的形状包括以下形状中的任意一种：皇冠头形状、立方体形状、圆柱体形状、锥形体形状和包含球面的形状。4.根据权利要求1所述的装置，其特征在于：所述第二连接端的形状取决于所述芯片的封装形式。5.根据权利要求1所述的装置，其特征在于：所述探针结合部的第二连接端用于与所述芯片的管脚连接，以进行开尔文量测。6.一种测试芯片的方法，其特征在于，所述方法应用于测试芯片的装置，所述测试芯片的装置包括：第一探针、第二探...

【专利技术属性】
技术研发人员：孙梅芳，雷江，霍芳，
申请(专利权)人：OPPO广东移动通信有限公司，
类型：发明
国别省市：