一种用于Verilog-A模块的解析方法、设备及存储介质技术

本发明专利技术公开了一种用于Verilog

【技术实现步骤摘要】
一种用于Verilog
‑
A模块的解析方法、设备及存储介质


[0001]本专利技术属于Verilog
‑
A解析领域，尤其涉及一种用于Verilog
‑
A模块的解析方法、设备及存储介质。

技术介绍

[0002]Verilog
‑
A是一种针对模拟电路的工业标准模型语言，它是Verilog
‑
AMS的连续时间子集。
[0003]Verilog
‑
A被设计用来对Spectre电路仿真器(Spectre Circuit Simulator)的行为级描述进行标准化，以实现与VHDL(另一个IEEE标准支持的硬件描述语言)。它从其他语言(例如MAST)吸收了对模拟电路的支持。国际Verilog开放组织(Open Verilog International,OVI)支持Verilog的标准化，使得Verilog
‑
A作为整个Verilog
‑
AMS计划的一部分，从而实现对模拟电路和数字电路设计的处理能力。Verilog
‑
A是Verilog
‑
AMS项目的最初阶段发展起来的。
[0004]而在现有技术中，大部分的Verilog
‑
A解析器会将Verilog
‑
A模块中的命令语句全部进行解析，并按原始结构应用与电路网表的仿真。然而这样的处理方式会将Verilog
‑
A模块中，在仿真过程中不会被激活的节点，依然存在与电路数据库中，增加了电路矩阵的维度，引入矩阵求解的额外消耗。同时在Verilog
‑
A模块中，存在相同的表达式计算和相同数学操作符运算，这些额外的运算会增加电路仿真速度的额外时间消耗，导致电路仿真速度慢、效率低的技术问题。

技术实现思路

[0005]本专利技术的技术目的是提供一种用于Verilog
‑
A模块的解析方法、设备及存储介质，以解决Verilog
‑
A解析器电路仿真效率低的技术问题。
[0006]为解决上述问题，本专利技术的技术方案为：
[0007]一种用于Verilog
‑
A模块的解析方法，包括如下步骤：
[0008]开始仿真，遍历Verilog
‑
A模块中所有的Verilog
‑
A节点，去除未被使用的节点，创建优化后的仿真矩阵；
[0009]遍历Verilog
‑
A模块，依次对Verilog
‑
A电气节点的赋值公式、偏压无关参数以及偏压相关的计算公式进行优化，直至仿真结束。
[0010]其中，Verilog
‑
A节点为Verilog
‑
A模块中对外连接的端口；
[0011]遍历Verilog
‑
A模块中所有的Verilog
‑
A节点，当某一个Verilog
‑
A节点没有被任何的计算结果赋值时，则判定此Verilog
‑
A节点未被使用，并去除未被使用的Verilog
‑
A节点，基于去除多余Verilog
‑
A节点后的Verilog
‑
A模块，创建优化后的仿真矩阵。
[0012]在优化后的仿真矩阵中，未创建未被使用的Verilog
‑
A节点相应的方程式。
[0013]其中，对Verilog
‑
A电气节点的赋值公式进行优化具体为，
[0014]遍历Verilog
‑
A模块中所有的Verilog
‑
A节点的赋值公式，去除未被用过的变量语
句及其计算过程，以对Verilog
‑
A节点进行优化。
[0015]其中，对偏压无关参数进行优化具体为，
[0016]遍历Verilog
‑
A模块中所有的Verilog
‑
A节点，收集所有偏压无关参数，进行计算，进而仿真过程中将无需再对偏压无关参数进行计算。
[0017]其中，对偏压相关的计算公式进行优化具体为，
[0018]遍历Verilog
‑
A模块中所有的Verilog
‑
A节点，收集所有相同类型的偏压相关的数学函数公式，实现一次计算，对所有偏压相关的数学函数公式实现复用。
[0019]一种电子设备，电子设备包括处理器和存储器，存储器上存储有可在处理器上运行的计算机指令，处理器用于调用存储器中的计算机指令执行如上述中任一项的用于Verilog
‑
A模块的解析方法。
[0020]一种存储介质，存储介质用于存储计算机指令，其中，在计算机指令运行时控制存储介质所在设备执行如上述中任一项的用于Verilog
‑
A模块的解析方法。
[0021]本专利技术由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：
[0022]Verilog
‑
A模块做为仿真产品的一个组成部分，仿真产品可统筹整个电路的计算。本专利技术通过减少Verilog
‑
A器件电路节点的方式，降低仿真核心算法创建计算方程矩阵的维度，各个电路节点的相关求解算法速度可以获得提升，即通过减少矩阵计算的维度，减少内存消耗，提高仿真速度。
[0023]Verilog
‑
A模块内部参数变量计算分为偏压相关和偏压无关，对其整理分类后，偏压无关计算一次即可在仿真过程中重复使用，不需重复计算；对于偏压相关计算，收集相同的数学计算公式，计算一次，整个模块内部计算进行服用，从而减少计算量以提高仿真速度。
附图说明
[0024]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。
[0025]图1为本专利技术的一种用于Verilog
‑
A模块的解析方法的流程图。
具体实施方式
[0026]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对照附图说明本专利技术的具体实施方式。显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
[0027]为使图面简洁，各图中只示意性地表示出了与本专利技术相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
[0028]以下结合附图和具体实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于Verilog
‑
A模块的解析方法，其特征在于，包括如下步骤：开始仿真，遍历Verilog
‑
A模块中所有的Verilog
‑
A节点，去除未被使用的节点，创建优化后的仿真矩阵；遍历Verilog
‑
A模块，依次对Veri log
‑
A电气节点的赋值公式、偏压无关参数以及偏压相关的计算公式进行优化，直至仿真结束。2.根据权利要求1所述的用于Verilog
‑
A模块的解析方法，其特征在于，其中，Verilog
‑
A节点为Veri log
‑
A模块中对外连接的端口；遍历Verilog
‑
A模块中所有的Verilog
‑
A节点，当某一个Veri log
‑
A节点没有被任何的计算结果赋值时，则判定此Verilog
‑
A节点未被使用，并去除未被使用的Verilog
‑
A节点，基于去除多余Verilog
‑
A节点后的Veri log
‑
A模块，创建优化后的仿真矩阵。3.根据权利要求2所述的用于Verilog
‑
A模块的解析方法，其特征在于，在优化后的仿真矩阵中，未创建未被使用的Verilog
‑
A节点相应的方程式。4.根据权利要求1所述的用于Verilog
‑
A模块的解析方法，其特征在于，所述对Verilog
...

【专利技术属性】
技术研发人员：贾海洋，宋宇，张振中，方君，
申请(专利权)人：济南概伦电子技术有限公司，
类型：发明
国别省市：