一种SDR-SDRAM控制器及其控制方法技术

本申请涉及一种SDR

【技术实现步骤摘要】
一种SDR
‑
SDRAM控制器及其控制方法


[0001]本申请涉及SDRAM控制领域，特别是涉及一种SDR
‑
SDRAM控制器及其控制方法。

技术介绍

[0002]未来一段相当长的时间内，随着工业控制、家电等领域自动化、智能化程度的提升，给越来越多的设备装上了显示控制屏，而作为屏显中重要的一环，存储屏显数据的SDR
‑
SDRAM存储器，对其存储控制器SDRC（SDR
‑
SDRAM Controller）的存储带宽指标提出了很高的要求。
[0003]SDRC是MCU的重要外设，主要用于控制CPU、DMA等主动设备经AHB总线发送过来的读写请求，转换为对片外SDR
‑
SDRAM颗粒的读写请求，将读出数据返回给CPU、图片编解码模块等使用。SDRC的设计影响着CPU的执行速度和屏幕显示的流畅度。现有的SDRC设计速度慢、效率低，已经不能满足屏幕显示数据的大带宽、低延迟需求。

技术实现思路

[0004]基于此，有必要针对上述现有的SDRAM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种SDR
‑
SDRAM控制器，其特征在于，包括：总线接口模块（1），所述总线接口模块（1）用于接收数据读写请求信息并进行判断确定数据读写主体；配置寄存器模块（2），所述配置寄存器模块（2）与所述总线接口模块（1）连接，所述配置寄存器模块（2）接收所述数据读写请求信息并对所述SDR
‑
SDRAM控制器的工作参数进行设定；数据缓存处理模块（3），所述数据缓存处理模块（3）与所述总线接口模块（1）和所述配置寄存器模块（2）连接，所述数据缓存处理模块（3）包括长度可配置数据缓存（31）、自适应预取缓存（32）、优先返回模块（33）和命中判断模块（34）；所述数据读写主体包括所述配置寄存器模块（2）、所述数据缓存处理模块（3）；命令转换与控制模块（4），所述命令转换与控制模块（4）与所述数据缓存处理模块（3）连接，所述命令转换与控制模块（4）用于将缺失或预取突发请求转换为标准的SDRAM颗粒命令。2.根据权利要求1所述的SDR
‑
SDRAM控制器，其特征在于，所述优先返回模块（33）分别与所述长度可配置数据缓存（31）和所述自适应预取缓存（32）连接；所述命中判断模块（34）分别与所述长度可配置数据缓存（31）和所述自适应预取缓存（32）连接。3.根据权利要求2所述的SDR
‑
SDRAM控制器，其特征在于，所述数据缓存处理模块（3）还包括预取控制模块（35），所述预取控制模块（35）与所述自适应预取缓存（32）连接。4.根据权利要求1所述的SDR
‑
SDRAM控制器，其特征在于，所述长度可配置数据缓存（31）与所述自适应预取缓存（32）容量大小相同。5.根据权利要求1所述的SDR
‑
SDRAM控制器，其特征在于，所述配置寄存器模块（2）包括控制寄存器、刷新速率寄存器、时序寄存器、缓存长度配置寄存器和预取控制寄存器；所述控制寄存器包括自我刷新配置、掉电配置、掉电是否执行刷新配置、突发长度配置、读数据延迟配置、SDRAM颗粒Bank数配置、SDRAM页大小配置；所述刷新速率寄存器用于定义连接的SDRAM设备的刷新速率；所述时序寄存器用于定义各个命令间的时序参数；所述缓存长度配置寄存器用于定义数据缓存的长度；所述预取控制寄存器用于根据所述缓存长度配置寄存器定义的缓存长度，自适应的改变预取缓存的长度，所述预取控制寄存器还包括预取地址跨度配置。6.一种SDR
‑
SDRAM控制器控制方法，应用于权利要求1
‑
5任一所述的SDR
‑
SDRAM控制器，其特征在于，包括如下步骤：S1、控制器初始化；S2、总线接口模块（1）根据从用户侧接收的数据读写请求信息的高位地址确定数据读写主体；所述数据读写主体包括配置寄存器模块（2）、数据缓存处理模块（3）；S3、总线接口模块（1）对从用户侧接收的数据读写请求信息进行转换得到第一数据读写请求，并发送至数据读写主体；所述第一数据读写请求至少包括请求地址；S4、数据读写主体的各个模块与第一数据读写请求中的请求地址进行命中判断确定命中对象；若数据读写主体为配置寄存器模块（2），数据读写命中对象为控制寄存器、刷新速率寄
存器、时序寄存器、缓存长度配置寄存器、预取控制寄存器中的一个；若数据读写主体为数据缓存处理模块（3），数据读写命中对象为长度可配置数据缓存（31）、自适应预取缓存（32）、SDRAM颗粒中的一个；S5、对读写命中对象进...

【专利技术属性】
技术研发人员：陈俊杰，韩智毅，
申请(专利权)人：广东华芯微特集成电路有限公司，
类型：发明
国别省市：