栅极驱动电路架构、控制方法及BLDC电机驱动电路技术

本发明专利技术申请涉及一种栅极驱动电路架构、控制方法及BLDC电机驱动电路，栅极驱动电路架构包括栅极控制电路、开关阵列模块和延迟控制模块，基于开关阵列模块与栅极控制电路连接，延迟控制模块与栅极控制电路连接；栅极控制电路被配置为对接收的外部控制器PWM信号和延迟信号进行第一信号处理，并输出第一控制信号至开关阵列模块；延迟控制模块被配置为根据栅极控制驱动信号输出延迟信号至栅极控制电路；开关阵列模块被配置为对接收到的第一控制信号进行第二信号转换处理，并向功率输出电路传输栅极控制驱动信号，进而减少甚至避免功率输出电路中MOS管的栅源电压出现振荡的问题，为BLDC电机实现最佳状态运行提供可行性条件。电机实现最佳状态运行提供可行性条件。电机实现最佳状态运行提供可行性条件。

【技术实现步骤摘要】
栅极驱动电路架构、控制方法及BLDC电机驱动电路


[0001]本申请涉及电机控制
，特别是涉及一种栅极驱动电路架构、控制方法及BLDC电机驱动电路。

技术介绍

[0002]无刷直流（BLDC）电机是一种使用直流电（DC）电源的同步电机，其实质上为采用直流电源输入，并用逆变器变为三相交流电源，带位置反馈的，永磁同步电机。它具有可靠性高、无换向火花、机械噪声低等优点随着工业自动化水平的日益提高，新兴经济体对步进电机的需求量日益提高，无刷直流电机已渗透到多重经济领域并还在不断深化，如家电、电脑、通信设备、办公自动化(打印机、复印机、复合机)、工业自动化、银行设备等领域。
[0003]传统BLDC控制及驱动系统如图1所示，由MCU控制芯片、栅极驱动芯片、以及功率输出模块构成。MCU控制芯片输出PWM信号，控制栅极驱动芯片，然后由栅极驱动芯片输出控制电流I
drive
和I
sink
，开启或关闭功率输出模块中的功率MOS管，从而控制BLDC电机运行。
[0004]BLDC系统中的功率MOS管特性如图2所示，其中V
gs
、V
ds
、I
ds
分别代表功率MOS管的栅极电压、漏极电压、漏极电流，I
drive
为图1所示栅极驱动的输出电流，对功率MOS管的栅极充电，实现开启功率MOS管的目的。当功率MOS管的V
gs
达到开启阈值电压V
th
后， I
ds
开始上升，同时V
ds
下降。V
gs
在达到设定最大值后，会出现振荡现象。

技术实现思路

[0005]基于此，有必要针对上述BLDC电机驱动系统出现振荡的问题，提供一种栅极驱动电路架构、控制方法及BLDC电机驱动电路。
[0006]第一方面，本专利技术提供了一种栅极驱动电路架构，包括栅极控制电路，所述栅极控制电路被配置为对接收的外部控制器PWM信号和延迟信号进行第一信号处理，并输出第一控制信号至开关阵列模块；开关阵列模块，所述开关阵列模块与所述栅极控制电路连接，所述开关阵列模块被配置为对接收到的所述第一控制信号进行第二信号转换处理，得到栅极控制驱动信号；延迟控制模块，所述延迟控制模块与所述栅极控制电路连接，所述延迟控制模块被配置为根据所述栅极控制驱动信号反馈并输出所述延迟信号至所述栅极控制电路。
[0007]在其中一个实施例中，所述开关阵列模块包括N个第一MOS管，N个所述第一MOS管的第一端共接，N个所述第一MOS管的第二端共接并形成所述栅极控制驱动信号的输出端，N个所述第一MOS管的第三端分别与所述栅极控制电路连接。
[0008]在其中一个实施例中，所述栅极控制电路包括延迟模块，所述延迟模块的数量与所述第一MOS管的数量相同；N个所述延迟模块的输出端与N个所述第一MOS管的第三端一一对应连接；所述延迟模块的输入端与所述延迟控制模块和所述外部控制器连接。
[0009]在其中一个实施例中，所述延迟模块包括第一电阻和第一电容，所述第一电阻的第一端为所述延迟模块的输入端，所述第一电阻的第二端与所述第一电容的第一端连接并形成所述栅极控制驱动信号的输出端，所述第一电容的第二端接地。
[0010]在其中一个实施例中，所述栅极控制电路包括延迟模块，所述延迟模块的数量与所述第一MOS管的数量相同；N个所述延迟模块与N个所述第一MOS管一一对应连接；第N个所述延迟模块的输入端与第N个所述延迟模块的输出端、所述延迟控制模块以及所述第N个所述第一MOS管的第三端共接。
[0011]在其中一个实施例中，所述延迟模块为数字时钟电路，所述数字时钟电路被配置为输出所述延迟信号，所述延迟信号的表达式为：dt=nT，其中T为时钟周期，n为延期周期数量。
[0012]第二方面，本专利技术实施例还提供了一种BLDC电机驱动电路，包括上述的栅极驱动电路架构；MCU控制器，所述MCU控制器与所述栅极控制电路连接，所述MCU控制器被配置为输出所述PWM信号至所述栅极控制电路；功率输出电路，所述功率输出电路与所述开关阵列模块连接，所述功率输出电路被配置为对接收到的所述第一控制电路进行第三信号转换控制，并输出第一驱动信号至电机。
[0013]在其中一个实施例中，所述功率输出电路为三相全桥电路，所述三相全桥电路包括U相上桥臂开关管、V相上桥臂开关管、W相上桥臂开关管、U相下桥臂开关管、V相下桥臂开关管和W相下桥臂开关管，所述栅极驱动电路架构的数量为六个，六个所述栅极驱动电路架构的输出端分别连接所述U相上桥臂开关管、所述V相上桥臂开关管、所述W相上桥臂开关管、所述U相下桥臂开关管、所述V相下桥臂开关管和所述W相下桥臂开关管。
[0014]第三方面，本专利技术实施例还提供了一种栅极驱动电路架构控制方法，该方法包括：基于栅极控制电路输出栅极控制驱动电流的工作特性以及功率输出电路开关管的工作特性，确定驱动系统振荡因素；振荡因素包括栅极控制驱动电流的上升斜率和幅度；根据I
drive
∝
W*（V
GS
‑
V
TH
）2，确定影响栅极控制驱动电流的上升斜率和幅度的因素，其中，W指的是开关阵列模块中第一MOS管的沟道宽度，V
GS
指的是开关阵列模块中第一MOS管的栅源电压，V
TH
指的是开关阵列模块中第一MOS管的阈值电压，I
drive
指的是所述栅极驱动电路架构输出的栅极控制驱动电流；通过改变预先设计开关阵列模块第一MOS管的沟道宽度从而改变栅极控制驱动电流的幅度，通过调节开关阵列模块第一MOS管的开启时间从而控制栅极控制驱动电流的上升斜率。
[0015]在其中一个实施例中，所述通过调节开关阵列模块第一MOS管的开启时间从而控制栅极控制驱动电流的上升斜率的具体方法包括：根据I
drive
= I
ds_1
+ I
ds_2
+
ꢀ……ꢀ
+ I
ds_n
，通过延迟模块和延迟控制模块配合，依次把开关阵列模块中的各个第一MOS管导通，其导通的时间由延迟控制模块控制，当相邻两个第一MOS管导通的间隔时间越短，电流上升越快，则栅极控制驱动电流的上升斜率就越大，反之，相邻两个第一MOS管导通的间隔时间越长，电流上升越短，则栅极控制驱动电流的上升斜率就越小；其中，I
ds_n
指的是对应第n个第一MOS管的导通电流。
[0016]上述技术方案中的一个技术方案具有如下优点和有益效果：上述的栅极驱动电路架构包括栅极控制电路、开关阵列模块和延迟控制模块，基于开关阵列模块与栅极控制电路连接，延迟控制模块与栅极控制电路连接；栅极控制电路被配置为对接收的外部控制器PWM信号和延迟信号进行第一信号处理，并输出第一控制信
号至开关阵列模块；延迟控制模块被配置为根据栅极控制驱动信本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动电路架构，其特征在于，包括：栅极控制电路（10），所述栅极控制电路（10）被配置为对接收的外部控制器PWM信号和延迟信号进行第一信号处理，并输出第一控制信号至开关阵列模块（20）；开关阵列模块（20），所述开关阵列模块（20）与所述栅极控制电路（10）连接，所述开关阵列模块（20）被配置为对接收到的所述第一控制信号进行第二信号转换处理，得到栅极控制驱动信号；延迟控制模块（30），所述延迟控制模块（30）与所述栅极控制电路（10）连接，所述延迟控制模块（30）被配置为根据所述栅极控制驱动信号输出所述延迟信号至所述栅极控制电路（10）。2.根据权利要求1所述的栅极驱动电路架构，其特征在于，所述开关阵列模块（20）包括N个第一MOS管（M1），N个所述第一MOS管（M1）的第一端共接，N个所述第一MOS管（M1）的第二端共接并形成所述栅极控制驱动信号的输出端，N个所述第一MOS管（M1）的第三端分别与所述栅极控制电路（10）连接。3.根据权利要求2所述的栅极驱动电路架构，其特征在于，所述栅极控制电路（10）包括延迟模块（11），所述延迟模块（11）的数量与所述第一MOS管（M1）的数量相同；N个所述延迟模块（11）的输出端与N个所述第一MOS管（M1）的第三端一一对应连接；所述延迟模块（11）的输入端与所述延迟控制模块（30）和所述外部控制器连接。4.根据权利要求3所述的栅极驱动电路架构，其特征在于，所述延迟模块（11）包括第一电阻（R）和第一电容（C），所述第一电阻（R）的第一端为所述延迟模块（11）的输入端，所述第一电阻（R）的第二端与所述第一电容（C）的第一端连接并形成所述延迟模块（11）的输出端，所述第一电容（C）的第二端接地。5.根据权利要求2所述的栅极驱动电路架构，其特征在于，所述栅极控制电路（10）包括延迟模块（11），所述延迟模块（11）的数量与所述第一MOS管（M1）的数量相同；N个所述延迟模块（11）与N个所述第一MOS管（M1）一一对应连接；第N个所述延迟模块（11）的输入端与第N
‑
1个所述延迟模块（11）的输出端、所述延迟控制模块（30）以及所述第N个所述第一MOS管（M1）的第三端共接。6.根据权利要求5所述的栅极驱动电路架构，其特征在于，所述延迟模块（11）为数字时钟电路，所述数字时钟电路被配置为输出所述延迟信号，所述延迟信号的表达式为：dt=nT，其中T为时钟周期，n为延期周期数量。7.一种BLDC电机驱动电路，其特征在于，包括：如权利要求1
‑
6任一项所述的栅极驱动电路架构；MCU控制器（200），所述MCU控制器（200）与所述栅极控制电路（10）连接，所述MCU控制器（200）被配置为输出所述PWM信号至所述栅极控制电路（10）；功率输出电路（300...

【专利技术属性】
技术研发人员：喻华，喻彪，欧阳骆珞，韩智毅，
申请(专利权)人：广东华芯微特集成电路有限公司，
类型：发明
国别省市：