一种双相位峰值电流模Buck电感电流采样与均流电路制造技术

本发明专利技术属于电源管理技术领域，具体涉及一种双相位峰值电流模Buck电感电流采样与均流电路。本发明专利技术基于双相位峰值电流模控制环路，提出一种电感电流采样与均流电路，采样部分的电路可以对电感电流采样电阻两端电压进行放大，这样可以实现对采样增益的设置，同时提升后级比较器电路的设计难度，此外，结合采样电路部分的输出与均流电路，可以有效的解决两个相位间因功率电感不匹配或者相位之间参数的不匹配引起的电流失配问题。不匹配引起的电流失配问题。不匹配引起的电流失配问题。

【技术实现步骤摘要】
一种双相位峰值电流模Buck电感电流采样与均流电路


[0001]本专利技术属于电源管理
，具体涉及一种双相位峰值电流模Buck电感电流采样与均流电路。

技术介绍

[0002]随着信息技术的发展，电源芯片面临越来越大的负载吞吐量，因此要求芯片能够在大负载下进行有效工作。考虑到效率的优化以及芯片的发热，多相位Buck的应用方案得到使用，通过多相位交错并联，可以完成大负载下的工作，同时提升效率与减小功率管的发热。但是多相位工作会面临由于相位之间的不完全匹配而发生，电感电流的不均衡问题，因而有时候需要引入均流电路来进行改善。同时，Buck的控制策略中以电流模控制方式适合于大电流下的应用，因为其电流环路的引入，可以有效的限制最大电流的值，避免电流流入单个相位以及现在电感电流最大值。

技术实现思路

[0003]本专利技术基于双相位峰值电流模控制环路，提出一种电感电流采样与均流电路，采样部分的电路可以对电感电流采样电阻两端电压进行放大，这样可以实现对采样增益的设置，同时提升后级比较器电路的设计难度，此外，结合采样电路部分的输出与均流电路，可以有效的解决两个相位间因功率电感不匹配或者相位之间参数的不匹配引起的电流失配问题。
[0004]本专利技术的技术方案是：
[0005]一种双相位峰值电流模Buck电感电流采样与均流电路，用于BUCK转换器，包括电感电流采样电路和均流电路，所述电感电流采样电路用于将采样电阻两端的电压V
SNS
进行采样和放大转换为一个对地参考的电压V
SEN
以及一个反应电感电流平均值的电压V
SENav
，电感电流采样电路包括第一电流源、第二电流源、第三电流源、第四电流源、第一电阻、第二电阻、第三电阻、第一三极管、第二三极管、第三三极管、第四三极管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第一运放、第二运放和低通滤波电路；
[0006]第一三极管的栅极接采样电阻的正端，其发射极接第一电流源和第三三极管的基极，第一三极管的集电极接地；
[0007]第二三极管的栅极接采样电阻的负端，其发射极接第二电流源和第四三极管的基极，第二三极管的集电极接地；
[0008]第三三极管的发射极接第三电流源和第一电阻的一端，第三三极管的集电极接第一NMOS管的漏极和栅极、第二NMOS管的栅极、第五NMOS管的栅极和第六NMOS管的栅极；
[0009]第四三极管的发射极接第四电流源和第一电阻的另一端，第四三极管的集电极接第三NMOS管的漏极和栅极、第四NMOS管的栅极、第七NMOS管的栅极和第八NMOS管的栅极；
[0010]第一NMOS管的源极接第二NMOS管的漏极，第二NMOS管的源极接地；第三NMOS管的源极接第四NMOS管的漏极，第四NMOS管的源极接地；第五NMOS管的源极接第六NMOS管的漏极，第六NMOS管的源极接地；第七NMOS管的源极接第八NMOS管的漏极，第八NMOS管的源极接地；
[0011]第一PMOS管的源极接电源，其栅极接第二PMOS管的栅极和漏极、第五NMOS管的漏极、第三PMOS管的栅极、以及第四PMOS管的栅极，第一PMOS管的漏极接第二PMOS管的源极；
[0012]第三PMOS管的源极接电源，其漏极接第四PMOS管的源极；第四PMOS管的漏极接第七NMOS管的漏极、第六PMOS管的栅极和漏极、第五PMOS管的栅极、第七PMOS管的栅极、第八PMOS管的栅极、第九PMOS管的栅极和第十PMOS管的栅极；
[0013]第五PMOS管的源极接电源，其漏极接第六PMOS管的源极；
[0014]第七PMOS管的源极接电源，其漏极接第八PMOS管的漏极，第八PMOS管的漏极通过第二电阻后接第一运放的输出端；第一运放的正输入端接偏置电压，第一运放的负输入端接其输出端；第八PMOS管与第二电阻的连接点输出对地参考的电压V
SEN
；
[0015]第九PMOS管的源极接电源，其漏极接第十PMOS管的源极，第十PMOS管的漏极通过第三电阻后接第一运放的输出端；
[0016]第十PMOS管的漏极与第三电阻的连接点通过低通滤波电路后接第二运放的正输入端，第二运放的负输入端与其输出端连接，第二运放的输出端输出电感电流平均值的电压V
SENav
；
[0017]所述均流电路包括第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第二十PMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管、第二十四PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管、第二十NMOS管、第一电容、第二电容、第五电流源和第六电流源；
[0018]第十一PMOS管的源极接电源，其栅极接第十二PMOS管的栅极和漏极、第十三PMOS管的栅极、第十四PMOS管的栅极和第九NMOS管的漏极，第示意PMOS管的漏极接第十二PMOS管的源极；
[0019]第九NMOS管的源极接第十NMOS管的漏极，第九NMOS管的栅极接第十一NMOS管的栅极和漏极、第十NMOS管的栅极、第十二NMOS管的栅极和第十五PMOS管的漏极；第十一NMOS的源极接第十二NMOS管的漏极，第十NMOS管的源极和第十二NMOS管的源极接地；
[0020]第十五PMOS管的栅极接电感电流采样电路采样的第二相位的电感电流采样电压，定义为V
SENav2
，第十五PMOS管的源极接第六电流源和第十六PMOS管的源极；
[0021]第十六PMOS管的栅极接电感电流采样电路采样的第一相位的电感电流采样电压，定义为V
SENav1
，第十六PMOS管的漏极接第十三NMOS管的漏极和栅极、第十四NMOS管的栅极、第十五NMOS管的栅极和第十六NMOS管的栅极；
[0022]第十三NMOS管的源极接第十四NMOS管的漏极，第十六NMOS管的漏极接第十五NMOS管的源极；第十四NMOS管的源极和第十六NMOS管的源极接地；
[0023]第十三PMOS管的源极接电源，其漏极接第十四PMOS管的源极；第十四PMOS管的漏极接第十五NMOS管的漏极、第二十四PMOS管的漏极、第二十NMOS管的漏极和第一电容的一
端；第一电容的另一端接第二十四PMOS管的源极、第二十NMOS管的源极、第二十三PMOS管的源极、第十七PMOS管的漏极和第二十二P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种双相位峰值电流模Buck电感电流采样与均流电路，用于BUCK转换器，其特征在于，包括电感电流采样电路和均流电路，所述电感电流采样电路用于将采样电阻两端的电压V
SNS
进行采样和放大转换为一个对地参考的电压V
SEN
以及一个反应电感电流平均值的电压V
SENav
，电感电流采样电路包括第一电流源、第二电流源、第三电流源、第四电流源、第一电阻、第二电阻、第三电阻、第一三极管、第二三极管、第三三极管、第四三极管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第一运放、第二运放和低通滤波电路；第一三极管的栅极接采样电阻的正端，其发射极接第一电流源和第三三极管的基极，第一三极管的集电极接地；第二三极管的栅极接采样电阻的负端，其发射极接第二电流源和第四三极管的基极，第二三极管的集电极接地；第三三极管的发射极接第三电流源和第一电阻的一端，第三三极管的集电极接第一NMOS管的漏极和栅极、第二NMOS管的栅极、第五NMOS管的栅极和第六NMOS管的栅极；第四三极管的发射极接第四电流源和第一电阻的另一端，第四三极管的集电极接第三NMOS管的漏极和栅极、第四NMOS管的栅极、第七NMOS管的栅极和第八NMOS管的栅极；第一NMOS管的源极接第二NMOS管的漏极，第二NMOS管的源极接地；第三NMOS管的源极接第四NMOS管的漏极，第四NMOS管的源极接地；第五NMOS管的源极接第六NMOS管的漏极，第六NMOS管的源极接地；第七NMOS管的源极接第八NMOS管的漏极，第八NMOS管的源极接地；第一PMOS管的源极接电源，其栅极接第二PMOS管的栅极和漏极、第五NMOS管的漏极、第三PMOS管的栅极、以及第四PMOS管的栅极，第一PMOS管的漏极接第二PMOS管的源极；第三PMOS管的源极接电源，其漏极接第四PMOS管的源极；第四PMOS管的漏极接第七NMOS管的漏极、第六PMOS管的栅极和漏极、第五PMOS管的栅极、第七PMOS管的栅极、第八PMOS管的栅极、第九PMOS管的栅极和第十PMOS管的栅极；第五PMOS管的源极接电源，其漏极接第六PMOS管的源极；第七PMOS管的源极接电源，其漏极接第八PMOS管的漏极，第八PMOS管的漏极通过第二电阻后接第一运放的输出端；第一运放的正输入端接偏置电压，第一运放的负输入端接其输出端；第八PMOS管与第二电阻的连接点输出对地参考的电压V
SEN
；第九PMOS管的源极接电源，其漏极接第十PMOS管的源极，第十PMOS管的漏极通过第三电阻后接第一运放的输出端；第十PMOS管的漏极与第三电阻的连接点通过低通滤波电路后接第二运放的正输入端，第二运放的负输入端与其输出端连接，第二运放的输出端输出电感电流平均值的电压V
SENav
；所述均流电路包括...

【专利技术属性】
技术研发人员：王卓，熊进，明鑫，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：