一种DMA数据流仲裁器设计制造技术

一种DMA数据流仲裁器设计，包括：通道请求生成模块，接收来自于配置寄存器的通道使能信号，输出通道请求信号；通道请求bit

【技术实现步骤摘要】
一种DMA数据流仲裁器设计


[0001]本专利技术主要涉及到集成电路设计领域，特指应用于SOC系统中的一种DMA数据流仲裁器设计。

技术介绍

[0002]微数据处理器(M
‑
DPU：Micro
‑
Digital Processing Unit)是未来工控领域“数据基础设施”的重要组成部分，是实现分布式精细化智能工控的重要推手。近年来，随着SOC(片上系统)技术的不断发展，设计并制造出集成度更高，处理能力更强，功能更加完善的微数据处理器成为了人们共同奋斗的目标。在这之中，如何提高各个设备的工作效率便显得尤为重要，成为了影响SOC性能的关键因素。传统的微处理器(MCU)均使用CPU来控制数据传输，每一次的数据传输均需要执行大量的指令，这种方式限制了CPU的性能发挥。随着技术的进步，DMA技术在SOC系统设计中起到了重要的作用。DMA机制的工作特点在于在进行数据传输时不需要处理器一直参与，输入输出完全由硬件来完成。当CPU将总线的控制权交给DMA控制器后，DMA控制器用以完成数据的收发工作，此时CPU可以进行其他任务的处理，工作效率得到极大的提升。本专利设计了一种基于bit_map算法的DMA数据流仲裁器，其可应用于DMA控制器中实现对多路外设DMA请求的仲裁。相较于传统DMA控制器中的仲裁器，其具有电路面积小、电路功耗低、排序时间少、不同数据流请求的优先级配置互不干扰等优点，可广泛配置于DMA控制器中并应用在M
‑
DPU/MCU上。

技术实现思路

[0003]本专利技术要解决的技术问题就在于：针对现有技术存在的技术问题，本专利技术提供一种DMA数据流仲裁器设计，仅使用一个32位的bit
‑
map映射寄存器就将8条请求通道的32种优先级配置映射到了寄存器中，具有电路面积小、电路功耗低、排序时间少、不同数据流请求的优先级配置互不干扰等优点。
[0004]为解决上述技术问题，本专利技术采用如下技术方案：
[0005]一种DMA数据流仲裁器设计，其中，用于对输入的DMA数据请求进行仲裁，包括：
[0006]通道请求生成模块，用于生成通道请求信号ch_req0～chreq7传输到通道请求仲裁模块参与仲裁，同时传输到总线占用标志生成模块用以生成总线占用标志p_hold；
[0007]通道请求bit
‑
map映射模块，用于根据输入到模块的pri0～pri7通道优先级配置信号和通道编号将各通道配置的优先级映射到pri寄存器上的对应位去；
[0008]通道请求仲裁模块，用于对输入的通道请求进行仲裁以产生仲裁信号p_sel传递到各外设、存储器中去；
[0009]总线占用标志生成模块，用于生成8位总线占用标志信号p_hold以传递到通道请求仲裁模块中去。p_hold信号的每一位表示当前占用总线进行数据传输的外设所对应的请求通道编号；
[0010]通道应答生成模块，用于在完成DMA数据传输时，向连接各外设通道的外设发送
DMA应答信号，表明DMA控制器此时已经结束了本次DMA通讯即将释放总线。
[0011]上述的一种DMA数据流仲裁器设计，其中：
[0012]所述通道请求生成模块配有8条外设请求通道，每条请求通道均配有8个外设请求源，通过DMA配置寄存器内的chsel0～chsel7信号进行各通道外设请求源的选择，同一时刻只能选择一个外设请求源进入请求通道。
[0013]上述的一种DMA数据流仲裁器设计，其中：
[0014]通道请求生成模块首先接收来自于配置寄存器的通道使能信号ch_ready0～ch_ready7，只有当通道的使能信号有效时，才能对输入外设的多个外设请求源进行选择以进入仲裁过程。
[0015]上述的一种DMA数据流仲裁器设计，其中：
[0016]通道请求生成模块随后读取配置寄存器提供的传输方式控制信号dir0～dir7，当传输方式配置为外设到存储器或存储器到外设时，模块接收外设提供的DMA请求信号peri_dma_req0～peri_dma_req7。
[0017]上述的一种DMA数据流仲裁器设计，其中：
[0018]若各通道的外设请求信号不全为零，则表示此时至少有大于一个外设在对应通道发出请求，对应的通道请求被使能。
[0019]上述的一种DMA数据流仲裁器设计，其中：
[0020]若传输方式配置为存储器到存储器时，只要传输的数据量大于零，则无需接收外设提供的DMA请求信号，对应的通道请求信号被使能。
[0021]上述的一种DMA数据流仲裁器设计，其中：
[0022]本专利技术所设计的仲裁器为每条通道均配置了4种优先级，可在配置寄存器内的pri0～pri7位进行配置。
[0023]上述的一种DMA数据流仲裁器设计，其中：
[0024]在总线空闲时，若有多个通道同时发出通讯请求，则须根据pri0～pri7位配置的优先级进行仲裁判断，具有更高优先级的通道请求被选中；若有相同优先级配置的通道同时发出通讯请求，则编号较低通道的通道请求被选中，8条通道上每条通道均可能会出现4种不同的优先级配置，共有32种可能的优先级排序。
[0025]上述的一种DMA数据流仲裁器设计，其中：
[0026]所述通道请求bit
‑
map映射模块内配置了一个32位的bit_map映射寄存器pri。使用bit_map算法将32种优先级有效信号映射到该寄存器中。
[0027]上述的一种DMA数据流仲裁器设计，其中：
[0028]pri寄存器由高位到低位，反映了总的优先级排序，位数越高，则总优先级越高，pri寄存器信号随后被传输到通道请求仲裁模块参与仲裁。
[0029]上述的一种DMA数据流仲裁器设计，其中：
[0030]通过bit_map算法配置32位pri寄存器的方式可以有效减小电路面积，降低电路功耗且不同数据流请求的优先级配置互不干扰。
[0031]上述的一种DMA数据流仲裁器设计，其中：
[0032]所述通道请求仲裁模块首先接收来自于总线占用标志生成模块的8位总线占用标志信号p_hold，该信号的每一位表示当前占用总线进行DMA数据传输的外设所对应的请求
通道编号，当p_hold的8位都为0时表示此时总线空闲，没有DMA数据传输，此时可进行通道请求仲裁操作。
[0033]上述的一种DMA数据流仲裁器设计，其中：
[0034]通道请求仲裁模块随后接收来自于通道请求bit
‑
map映射模块的32位pri寄存器映射信号，对pri寄存器的32位映射信号按照从高位到低位的顺序进行扫描，当出现有效高电平位时，立即对该位所对应的通道请求信号进行检测，若所对应的通道请求信号有效，则仲裁信号p_sel选择该通道的通讯请求并将p_sel的值传递到各外设、存储器中去。
[0035]上述的一种DMA数据流仲裁器设计，其中：本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种DMA数据流仲裁器设计，其特征在于，用于对输入的DMA数据请求进行仲裁，包括：通道请求生成模块，用于生成通道请求信号ch_req0～chreq7传输到通道请求仲裁模块参与仲裁，同时传输到总线占用标志生成模块用以生成总线占用标志p_hold；通道请求bit
‑
map映射模块，用于根据输入到模块的pri0～pri7通道优先级配置信号和通道编号将各通道配置的优先级映射到pri寄存器上的对应位去；通道请求仲裁模块，用于对输入的通道请求进行仲裁以产生仲裁信号p_sel传递到各外设、存储器中去；总线占用标志生成模块，用于生成8位总线占用标志信号p_hold以传递到通道请求仲裁模块中去,p_hold信号的每一位表示当前占用总线进行数据传输的外设所对应的请求通道编号；通道应答生成模块，用于在完成DMA数据传输时，向连接各外设通道的外设发送DMA应答信号，表明DMA控制器此时已经结束了本次DMA通讯即将释放总线。2.根据权利要求1所述的一种DMA数据流仲裁器设计，其特征在于：所述通道请求生成模块配有8条外设请求通道，每条请求通道均配有8个外设请求源，通过DMA配置寄存器内的chsel0～chsel7信号进行各通道外设请求源的选择，同一时刻只能选择一个外设请求源进入请求通道。3.根据权利要求2所述的一种DMA数据流仲裁器设计，其特征在于：通道请求生成模块首先接收来自于配置寄存器的通道使能信号ch_ready0～ch_ready7，只有当通道的使能信号有效时，才能对输入外设的多个外设请求源进行选择以进入仲裁过程。4.根据权利要求3所述的一种DMA数据流仲裁器设计，其特征在于：通道请求生成模块随后读取配置寄存器提供的传输方式控制信号dir0～dir7，当传输方式配置为外设到存储器或存储器到外设时，模块接收外设提供的DMA请求信号peri_dma_req0～peri_dma_req7。5.根据权利要求4所述的一种DMA数据流仲裁器设计，其特征在于：若各通道的外设请求信号不全为零，则表示此时至少有大于一个外设在对应通道发出请求，对应的通道请求被使能。6.根据权利要求3所述的一种DMA数据流仲裁器设计，其特征在于：若传输方式配置为存储器到存储器时，只要传输的数据量大于零，则无需接收外设提供的DMA请求信号，对应的通道请求信号被使能。7.根据权利要求1所述的一种DMA数据流仲裁器设计，其特征在于：本发明所设计的仲裁器为每条通道均配置了4种优先级，可在配置寄存器内的pri0～pri7位进行配置。8.根据权利要求6所述的一种DMA数据流仲裁器设计，其特征在于：在总线空闲时，若有多个通道同时发出通讯请求，则须根据pri0～pri7位配置的优先级进行仲裁判断，具有更高优先级的通道请求被选中；若有相同优先级配置的通道同时发出通讯请求，则编号较低通道的通道请求被选中，8条通道上每条通道均可能会出现4种不同的优先级配置，共有32种可能的优先级排序。
9.根据权利要求1所述的一种DMA数据流仲裁器设计，其特征在于：所述通道请求bit
‑
map映射模块内配置了一个32位的bit_map映射寄存器pri，使用bit_map算法将32种优先级有效信号映射到该寄存器中。10.根据权利要求9所述的一种DMA数据流仲裁器设计，其特征在于：pri寄存器由高位到低位，反映了总的优先级排序，位数越高，则总优先级越高，pri寄存器信号随后被传输到通道请求仲裁模块参与仲裁。11...

【专利技术属性】
技术研发人员：邓明翥，刘苍，朱亚琦，
申请(专利权)人：湖南晅曜微电子有限公司，
类型：发明
国别省市：