一种基于FPGA的嵌入式NVMe固态硬盘存储系统技术方案

本发明专利技术涉及固态硬盘存储系统技术领域，公开了一种基于FPGA的嵌入式NVMe固态硬盘存储系统，包括三种系统组成结构，第一种系统组成结构由单片FPGA控制单片NVMe SSD，第二种系统组成结构由单片FPGA控制多片NVMe SSD，第三种系统组成结构由多个存储系统通过板间同步控制总线连接，并且基于FPGA的嵌入式NVMe固态硬盘存储系统的工作流程：包括以下步骤：数据写入控制、同步总线模块处理、NVMe主机控制器进行处理、数据读出控制四个步骤，该基于FPGA的嵌入式NVMe固态硬盘存储系统，通过使用单颗FPGA芯片，节省了电路板的面积，有利于存储系统的小型化，通过设计三种不同的存储系统架构，能适应多种不同要求的应用，通过设计了NVMe主机控制器的工作流程，实现了NVMe SSD的管理和控制。管理和控制。管理和控制。

【技术实现步骤摘要】
一种基于FPGA的嵌入式NVMe固态硬盘存储系统


[0001]本专利技术涉及固态硬盘存储系统
，具体为一种基于FPGA的嵌入式NVMe固态硬盘存储系统。

技术介绍

[0002]现场可编辑逻辑闸阵列,它是在PAL、GAL、CPLD等可编程逻辑器件的基础上进一步发展的产物。它是作为专用集成电路领域中的一种半定制电路而出现的，既解决了全定制电路的不足，又克服了原有可编程逻辑器件门电路数有限的缺点。NVMe或NVM Express，全称Non
‑
Volatile Memory Host Controller Interface Specification(缩写NVMHCI)，可译作“非易失性内存主机控制器界面规范”，是与AHCI类似的、基于设备逻辑界面的总线传输协议规范，主要用于通过PCI Express(PCIe)总线与电脑连接的非易失性内存设备(例如，采用闪存的固态硬盘驱动器)，英文名称缩写的前三个字母“NVM”就代表“非易失性内存”。本规范主要是为基于闪存的存储设备提供一个低延时、内部并发化的原生界面规范，也为现代CPU、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的嵌入式NVMe固态硬盘存储系统，包括三种系统组成结构，其特征在于：第一种系统组成结构由单片FPGA控制单片NVMe SSD，第二种系统组成结构由单片FPGA控制多片NVMe SSD，第三种系统组成结构由多个存储系统通过板间同步控制总线连接。现场可编辑逻辑闸阵列(FPGA)由数据写入控制、同步总线模块、数据读出控制、NVMe主机控制器组成，FPGA与NVMe SSD之间通过PCIe总线进行连接。2.一种基于FPGA的嵌入式NVMe固态硬盘存储系统的工作流程：其特征在于：包括以下步骤：1)数据写入控制：写入数据步骤如下：第一步，用户发送帧起始脉冲信号，向系统请求写入新的数据帧；第二步，用户查询系统缓冲区状态，如果缓冲区有足够的空间存储当前子帧，则转入第二步，否则等待；第三步，用户同步发送当前子帧的数据有效指示和数据；第四步，如果一帧数据发送完毕，则转入第五步，否则转入第二步；第五步，用户向系统发送数据帧结束信号；第六步，系统将当前帧的文件信息，存储到存储列表区。2)同步总线模块处理：将数据写入控制经过多个存储板间的同步和控制操作然后传导到NVMe主机控制器上，并且PCIe总线接口用于连接NVMeSSD，此接口为标准接口。3)NVMe主机控制器进行处理：NVMe主机控制器的主要工作流程分为两部分，系统初始化和用户命令操作；初始化流程为第一步,系统上电后，NVMe主机控制器首先对PCIe的配置空间进行配置；第二步，NVMe主机控制器对内存空间的NVMe寄存器进行配置；用户命令操作流程为NVMe主机控制器响应用户发送的三种命令：识别命令、写入数据和读出数据命令4)数据读出控制：数据读出步骤如下：第一步，系统发送帧起始脉冲信号，向用户请求读出数据帧；第二步，系统查询用户缓冲区状态，如果缓冲区有足够的空间存储当前子帧，则转入第二步，否则等待；第三步，系统同步发送当前子帧的数据有效指示和数据；第四步，如...

【专利技术属性】
技术研发人员：杨坤，王耀辉，李敏敏，
申请(专利权)人：西安旷世航空光电科技有限公司，
类型：发明
国别省市：