包括多个沟道层的半导体器件制造技术

本发明专利技术提供一种半导体器件，该半导体器件包括基板、在基板上的有源鳍和在有源鳍上的晶体管。该晶体管包括依次堆叠的下沟道层、中间沟道层和上沟道层以及栅极结构，该栅极结构横跨有源鳍，分别围绕沟道层并包括栅极电介质和栅电极。栅电极包括在有源鳍和下沟道层之间的下电极部分、在下沟道层和中间沟道层之间的中间电极部分、以及在中间沟道层和上沟道层之间的上电极部分。栅电极包括功函数调节金属元素，在下电极部分中的功函数调节金属元素的含量不同于在中间电极部分和上电极部分中的每个中的功函数调节金属元素的含量。个中的功函数调节金属元素的含量。个中的功函数调节金属元素的含量。

【技术实现步骤摘要】
包括多个沟道层的半导体器件


[0001]本专利技术构思涉及一种半导体器件，该半导体器件包括垂直地彼此间隔开的多个沟道层。

技术介绍

[0002]随着对半导体器件的高性能、高速度和/或多功能性的需求增加，半导体器件变得高度集成，各个电路图案进一步小型化以在小的区域内集成更多的半导体元件。结果，在制造对应于半导体器件的高集成趋势的半导体器件时，半导体器件可以包括具有精细宽度或精细分隔距离的精细图案。此外，为了减少由于平面金属氧化物半导体场效应晶体管(MOSFET)的尺寸减小而引起的工作特性的限制，已经努力开发包括具有三维沟道结构的晶体管的半导体器件。

技术实现思路

[0003]本专利技术构思的示例实施方式提供一种半导体器件，其中可以显著降低或防止在包括多个垂直间隔开的沟道层的晶体管中的亚阈值泄漏电流。
[0004]本专利技术构思的示例实施方式提供一种半导体器件，其中可以增强在包括多个垂直间隔开的沟道层的晶体管中的工作阈值电压分布。
[0005]根据本专利技术构思的一示例实施方式，一种半导体器件包括：基板；第一有源鳍，在基板上并在平行于基板的上表面的第一方向上延伸；第二有源鳍，在基板上并在第一方向上延伸；隔离区，设置在基板上并设置在第一有源鳍的侧表面和第二有源鳍的侧表面上；在第一有源鳍上的第一晶体管；以及在第二有源鳍上的第二晶体管。第一晶体管包括：在第一有源鳍上在第一方向上彼此间隔开的第一源极区和第一漏极区；多个第一沟道层，包括在垂直于基板的上表面的垂直方向上依次堆叠在第一有源鳍上并彼此间隔开的第一下沟道层、第一中间沟道层和第一上沟道层，所述多个第一沟道层设置在第一源极区和第一漏极区之间；以及第一栅极结构，在垂直于第一方向的第二方向上延伸，同时横跨第一有源鳍，并分别围绕所述多个第一沟道层。第二晶体管包括：在第二有源鳍上在第一方向上彼此间隔开的第二源极区和第二漏极区；多个第二沟道层，包括在垂直方向上依次堆叠在第二有源鳍上并彼此间隔开的第二下沟道层、第二中间沟道层和第二上沟道层，所述多个第二沟道层设置在第二源极区和第二漏极区之间；以及第二栅极结构，在第二方向上延伸，同时横跨第二有源鳍，并分别围绕所述多个第二沟道层。第一栅极结构包括分别与第一有源鳍和所述多个第一沟道层接触的第一栅极电介质以及与第一栅极电介质接触的第一栅电极。第一栅电极包括在第一有源鳍和第一下沟道层之间的第一下电极部分、在第一下沟道层和第一中间沟道层之间的第一中间电极部分、以及在第一中间沟道层和第一上沟道层之间的第一上电极部分。第二栅极结构包括分别与第二有源鳍和所述多个第二沟道层接触的第二栅极电介质以及与第二栅极电介质接触的第二栅电极。第二栅电极包括在第二有源鳍和第二下沟道层之间的第二下电极部分、在第二下沟道层和第二中间沟道层之间的第二中间电极
部分、以及在第二中间沟道层和第二上沟道层之间的第二上电极部分。在所述多个第一沟道层当中的垂直相邻的第一沟道层彼此间隔开第一距离，第一有源鳍和第一下沟道层彼此间隔开不同于第一距离的第二距离。第一晶体管在第一下电极部分和第一有源鳍中具有第一寄生阈值电压，并在第一中间电极部分和第一上电极部分与所述多个第一沟道层之间具有第一工作阈值电压，第一寄生阈值电压大于第一工作阈值电压。
[0006]根据本专利技术构思的一示例实施方式，一种半导体器件包括：基板；第一有源鳍，设置在基板上并在平行于基板的上表面的第一方向上延伸；在基板上并在第一有源鳍的侧表面上的隔离区；第一源极区和第一漏极区，在第一方向上彼此间隔开并在第一有源鳍上；多个第一沟道层，包括在垂直于基板的上表面的垂直方向上依次堆叠在第一有源鳍上同时彼此间隔开的第一下沟道层、第一中间沟道层和第一上沟道层，所述多个第一沟道层设置在第一源极区和第一漏极区之间；以及第一栅极结构，横跨第一有源鳍并在垂直于第一方向的第二方向上延伸，第一栅极结构分别围绕所述多个第一沟道层。所述多个第一沟道层当中的垂直相邻的第一沟道层彼此间隔开第一距离，第一有源鳍和第一下沟道层彼此间隔开不同于第一距离的第二距离，第一栅极结构包括与所述多个第一沟道层中的每个和第一有源鳍接触的第一栅极电介质以及与第一栅极电介质接触的第一栅电极，第一栅电极包括在第一有源鳍和第一下沟道层之间的第一下电极部分、在第一下沟道层和第一中间沟道层之间的第一中间电极部分、以及在第一中间沟道层和第一上沟道层之间的第一上电极部分，第一中间电极部分和第一上电极部分具有彼此相等的第一功函数，第一下电极部分具有不同于第一功函数的第二功函数。
[0007]根据本专利技术构思的一示例实施方式，一种半导体器件包括：基板；有源鳍，在基板上并在平行于基板的上表面的第一方向上延伸；隔离区，设置在基板上并设置在有源鳍的侧表面上；以及设置在有源鳍上的晶体管。该晶体管包括：在有源鳍上在第一方向上彼此间隔开的源极区和漏极区；多个沟道层，包括在垂直于基板的上表面的垂直方向上依次堆叠在有源鳍上同时彼此间隔开的下沟道层、中间沟道层和上沟道层，所述多个沟道层设置在源极区和漏极区之间；以及栅极结构，横跨有源鳍并在垂直于第一方向的第二方向上延伸，该栅极结构分别围绕所述多个沟道层。栅极结构包括与所述多个沟道层中的每个和有源鳍接触的栅极电介质以及与栅极电介质接触的栅电极。栅电极包括在有源鳍和下沟道层之间的下电极部分、在下沟道层和中间沟道层之间的中间电极部分、以及在中间沟道层和上沟道层之间的上电极部分。栅电极包括功函数调节金属元素。下电极部分中的功函数调节金属元素的含量不同于在中间电极部分和上电极部分中的每个中的功函数调节金属元素的含量。
附图说明
[0008]从以下结合附图的详细描述，本专利技术构思的以上和其它的方面和特征将被更清楚地理解，附图中：
[0009]图1是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的平面图；
[0010]图2A和图2B是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的示例的剖视图；
[0011]图3A和图3B是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修
改示例的剖视图；
[0012]图4是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
[0013]图5A和图5B是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
[0014]图6A和图6B是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
[0015]图7A和图7B是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
[0016]图8是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
[0017]图9是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
[0018]图10是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
[0019]图11是示意性示出根据本专利技术构思的一示例实施方式的半导体器件的修改示例的剖视图；
...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：基板；第一有源鳍，在所述基板上并在平行于所述基板的上表面的第一方向上延伸；第二有源鳍，在所述基板上并在所述第一方向上延伸；隔离区，设置在所述基板上并设置在所述第一有源鳍的侧表面和所述第二有源鳍的侧表面上；在所述第一有源鳍上的第一晶体管；以及在所述第二有源鳍上的第二晶体管，其中所述第一晶体管包括：第一源极区和第一漏极区，在所述第一有源鳍上在所述第一方向上彼此间隔开；多个第一沟道层，包括在垂直于所述基板的所述上表面的垂直方向上依次堆叠在所述第一有源鳍上并彼此间隔开的第一下沟道层、第一中间沟道层和第一上沟道层，所述多个第一沟道层设置在所述第一源极区和所述第一漏极区之间；以及第一栅极结构，在垂直于所述第一方向的第二方向上延伸同时横跨所述第一有源鳍，并分别围绕所述多个第一沟道层，其中所述第二晶体管包括：第二源极区和第二漏极区，在所述第二有源鳍上在所述第一方向上彼此间隔开；多个第二沟道层，包括在所述垂直方向上依次堆叠在所述第二有源鳍上并彼此间隔开的第二下沟道层、第二中间沟道层和第二上沟道层，所述多个第二沟道层设置在所述第二源极区和所述第二漏极区之间；以及第二栅极结构，在所述第二方向上延伸同时横跨所述第二有源鳍，并分别围绕所述多个第二沟道层，其中所述第一栅极结构包括分别与所述第一有源鳍和所述多个第一沟道层接触的第一栅极电介质以及与所述第一栅极电介质接触的第一栅电极，其中所述第一栅电极包括在所述第一有源鳍和所述第一下沟道层之间的第一下电极部分、在所述第一下沟道层和所述第一中间沟道层之间的第一中间电极部分、以及在所述第一中间沟道层和所述第一上沟道层之间的第一上电极部分，其中所述第二栅极结构包括分别与所述第二有源鳍和所述多个第二沟道层接触的第二栅极电介质以及与所述第二栅极电介质接触的第二栅电极，其中所述第二栅电极包括在所述第二有源鳍和所述第二下沟道层之间的第二下电极部分、在所述第二下沟道层和所述第二中间沟道层之间的第二中间电极部分、以及在所述第二中间沟道层和所述第二上沟道层之间的第二上电极部分，其中所述多个第一沟道层当中的垂直相邻的第一沟道层彼此间隔开第一距离，其中所述第一有源鳍和所述第一下沟道层彼此间隔开不同于所述第一距离的第二距离，其中所述第一晶体管在所述第一下电极部分和所述第一有源鳍中具有第一寄生阈值电压，并在所述第一中间电极部分和所述第一上电极部分与所述多个第一沟道层之间具有第一工作阈值电压，以及其中所述第一寄生阈值电压大于所述第一工作阈值电压。
2.根据权利要求1所述的半导体器件，其中所述第一栅电极包括功函数调节金属元素，以及在所述第一下电极部分中的所述功函数调节金属元素的含量低于在所述第一中间电极部分和所述第一上电极部分中的每个中的所述功函数调节金属元素的含量。3.根据权利要求2所述的半导体器件，其中所述第一栅电极包括NMOS功函数金属层，所述NMOS功函数金属层包括钛铝碳化物(TiAlC)、钛铝氮化物(TiAlN)和钽铝碳化物(TaAlC)中的至少一种，以及在所述NMOS功函数金属层中，所述功函数调节金属元素是铝(Al)元素。4.根据权利要求1所述的半导体器件，其中所述第二距离小于所述第一距离。5.根据权利要求4所述的半导体器件，其中所述第一下沟道层的厚度大于所述第一中间沟道层和所述第一上沟道层中的每个的厚度，以及所述第二下沟道层的厚度大于所述第二中间沟道层和所述第二上沟道层中的每个的厚度。6.根据权利要求1所述的半导体器件，其中所述第二距离大于所述第一距离。7.根据权利要求1所述的半导体器件，其中所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第一中间电极部分和所述第一上电极部分每个包括NMOS功函数金属层，以及所述第一下电极部分包括不同于所述NMOS功函数金属层的PMOS功函数金属层。8.根据权利要求1所述的半导体器件，其中所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第二中间电极部分和所述第二上电极部分每个包括PMOS功函数金属层，以及所述第二下电极部分包括不同于所述PMOS功函数金属层的NMOS功函数金属层。9.根据权利要求1所述的半导体器件，其中所述第一晶体管是NMOS晶体管，所述第二晶体管是PMOS晶体管，所述第一中间电极部分和所述第一上电极部分每个包括NMOS功函数金属层，所述第一下电极部分包括不同于所述NMOS功函数金属层的PMOS功函数金属层，所述第二中间电极部分和所述第二上电极部分每个包括所述PMOS功函数金属层，以及所述第二下电极部分包括所述NMOS功函数金属层。10.一种半导体器件，包括：基板；第一有源鳍，设置在所述基板上并在平行于所述基板的上表面的第一方向上延伸；隔离区，在所述基板上并在所述第一有源鳍的侧表面上；第一源极区和第一漏极区，在所述第一有源鳍上并在所述第一方向上彼此间隔开；多个第一沟道层，包括在垂直于所述基板的所述上表面的垂直方向上依次堆叠在所述第一有源鳍上同时彼此间隔开的第一下沟道层、第一中间沟道层和第一上沟道层，所述多个第一沟道层设置在所述第一源极区和所述第一漏极区之间；以及第一栅极结构，横跨所述第一有源鳍并在垂直于所述第一方向的第二方向上延伸，所述第一栅极结构分别围绕所述多个第一沟道层，其中所述多个第一沟道层当中的垂直相邻的第一沟道层彼此间隔开第一距离，
其中所述第一有源鳍和所述第一下沟道层彼此间隔开不同于所述第一距离的第二距离，其中所述第一栅极结构包括与所述多个第一沟道层中的每个和所述第一有源鳍接触的第一栅极电介质以及与所述第一栅极电介质接触的第一栅电极，其中所述第一栅电极包括在所述第一有源鳍和所述第一下沟道层之间的第一下电极部...

【专利技术属性】
技术研发人员：赵槿汇，金奇范，姜明吉，金洞院，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：